[发明专利]形成半导体装置的隔离层的方法有效
| 申请号: | 200710002290.3 | 申请日: | 2007-01-17 |
| 公开(公告)号: | CN101150086A | 公开(公告)日: | 2008-03-26 |
| 发明(设计)人: | 咸哲荣;郭鲁烈 | 申请(专利权)人: | 海力士半导体有限公司 |
| 主分类号: | H01L21/76 | 分类号: | H01L21/76;H01L21/762 |
| 代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
| 地址: | 韩国*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 形成 半导体 装置 隔离 方法 | ||
技术领域
本发明涉及一种形成半导体装置的方法,且具体而言,涉及一种形成半导体装置的隔离层的方法,其中进行氟离子注入工艺以保护沟槽侧壁,防止硼迁移并减少漏电流。
背景技术
近年来,当构造高度集成的闪存装置时,通过自对准浅沟槽隔离(SA-STI)方案形成隔离层,通过该方案可以方便地形成器件结构,防止对隧穿氧化物层的破坏,且能够容易地获得器件特性,因此提高器件特性。
通常,在NAND闪存器件中,在半导体衬底中形成沟槽之后,绝缘层形成在沟槽中以间隙填充该沟槽。高密度等离子体(HDP)氧化物层(即,绝缘层)主要用作间隙填充该沟槽的间隙填充材料。
然而,随着器件缩小,由于HDP氧化物层而在沟槽内空隙(void)和/或裂痕。为了防止此问题,当沟槽被间隙填充时,使用聚硅氮烷(polysilazane,PSZ)(即,旋涂式电介质(SOD)材料)。
然而,如果PSZ用作间隙填充材料,由于该材料的热机械性质引起的张力,沟槽的侧壁可能变得受到过度的应力。该应力还引起硼掺杂剂从沟槽迁移出,这导致注入到沟槽侧壁的硼掺杂剂的损失。
此外,因为沟槽形成工艺,硼(B)掺杂剂从沟槽侧面耗尽。因此,在HVNMOS晶体管中漏电流增加。
图1A和1B是示出当用HDP氧化物层或PSZ填充沟槽时应力和硼(B)的流动的图。
从图1A可以看出,当用PSZ间隙填充沟槽时,在沟槽中产生张应力,且硼从沟槽移出。从图1B可以看出,当用HDP氧化物层间隙填充沟槽时,在沟槽中产生压应力,且硼朝沟槽移动。
图2A是示出在进行退火工艺之后硼浓度随距离沟槽表面深度而变化的曲线图。使用二次离子质谱(SIMS)测量该浓度。
参考图2A,曲线“a”是仅向沟槽中注入砷(As)而没有退火工艺时的曲线。曲线“b”是在沟槽上进行离子注入工艺之后进行采用HDP氧化物层的沟槽间隙填充工艺和离子注入工艺时的曲线。曲线“c”是在沟槽上进行离子注入工艺之后进行采用PSZ的沟槽间隙填充工艺和退火工艺时的曲线。曲线“d”是在进行离子注入工艺以形成阱之后进行激活注入离子的退火工艺时的曲线。X轴相应于深度,且Y轴相应于浓度。
曲线“b”和“c”具有相同工艺条件,但用于间隙填充沟槽的材料不同。提供曲线“a”和“d”用于比较曲线“b”和“c”。曲线“d”具有比其余的曲线更高程度的硼(B)活性,因为退火工艺在100摄氏度的温度下进行。
比较曲线“b”和“c”,曲线“b”具有比曲线“c”更高的在沟槽表面上的硼(B)浓度。随着深度加深,该趋势相反,从而曲线“c”比曲线“b”浓度高。可以看出使用PSZ的曲线“c”比使用HDP氧化物层的曲线“b”具有更高的在沟槽表面上的硼浓度。
图2B是示出在进行退火工艺之后硼浓度随距离沟槽表面的深度变化的曲线图。使用扩散电阻探针(SRP)测量该浓度。
参考图2B,曲线“e”是在沟槽上进行离子注入工艺之后进行的采用HDP氧化物层的沟槽间隙填充工艺和退火工艺时的曲线。曲线“f”是在沟槽上进行离子注入工艺之后进行采用PSZ的沟槽间隙填充工艺和退火工艺时的曲线。曲线“g”是在离子注入工艺以形成阱之后进行激活注入离子的退火工艺时的曲线。
因此,可以看出,在使用HDP的曲线“e”中比在使用PSZ氧化物层的曲线“f”中具有更高的在沟槽表面上的硼浓度。
还可以看出,与图2A的曲线相比,图2B的曲线更清楚地示出硼(B)的浓度,并具有与图2A类似的结果。
发明内容
本发明的实施例关于形成半导体装置的隔离层的方法,其中为了保护沟槽侧面而进行氟离子注入工艺,防止硼(B)迁移并减少漏电流。
在一个实施例中,形成半导体装置的隔离层的方法包括如下步骤:在半导体衬底内侧上进行第一离子注入工艺,以控制阈值电压;在半导体衬底上形成硬掩模,隔离区通过该硬掩模暴露;蚀刻半导体衬底的隔离区,因此形成沟槽;在沟槽侧壁上进行第二离子注入工艺,以防止用于控制阈值电压的注入杂质扩散;和在隔离区上形成隔离层,因此间隙填充该沟槽。
在进行第一离子注入工艺之前,该方法还包括在半导体衬底内侧上进行TN阱离子注入工艺和p阱离子注入工艺的步骤,以形成TN阱结和p阱结。
在硬掩模层下面形成缓冲氧化物层和氮化物层的叠层结构。
在缓冲氧化物层下面形成隧穿氧化物层和多晶硅层的叠层结构。
在形成硬掩模层之后,该方法还包括进行第三离子注入工艺的步骤,以向半导体衬底的有源区边缘注入3价杂质。
该3价杂质可以包括硼(B)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710002290.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:频谱感知算法和方法
- 下一篇:具有无底切导轨的遮阳卷帘
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





