[发明专利]芯片封装结构及其制作方法

说明书

技术领域

本发明是有关于一种芯片封装结构，且特别是有关于一种具有导线架的芯片封装结构。

背景技术

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。

在集成电路的封装中，裸芯片系先经由晶圆(wafer)制作、电路设计、光掩膜制作以及切割晶圆等步骤而完成，而每一颗由晶圆切割所形成的裸芯片，经由裸芯片上的焊垫(bonding pad)与封装基材(substrate)电性连接，再以封装胶体(molding compound)将裸芯片加以包覆，其目的在于防止裸芯片受到外界湿度影响及杂尘污染，并提供裸芯片与外部电路之间电性连接的媒介，以构成一芯片封装(Chip Package)结构。

请同时参考图1A及1B，其分别为现有的一种芯片封装结构的俯视图及剖面图。芯片封装体100包括一导线架110、一芯片120、多条焊线(bonding wire)130与一封装胶体140。导线架110包括一芯片座(die pad)112以及多条引脚114，而引脚114配置于芯片座112的外围。

芯片120具有彼此相对的一主动表面122以及一背面124。芯片120配置于芯片座112上，并且背面124朝向芯片座112。主动表面122具有多个接点126，而焊线130将接点126电性连接于引脚114。封装胶体140将芯片座112、引脚114、芯片120、焊线130包覆于其内，用以防止芯片120受到外界的湿气、热量及杂讯等影响，并可保护焊线130免于外力的破坏。

现有的芯片封装制程在形成上述的封装胶体时，是先提供一高温且为半融熔状态的封胶材料，如环氧树脂(epoxy resin)等，再经过压模与冷却等步骤，以于导线架上形成封装胶体，并使封装胶体覆盖芯片。然而，在灌注封胶材料时，由于引脚可能会受到封胶材料的冲击而发生晃动或是偏移的情形，使得相邻引脚之间容易短路，进而影响到芯片封装制程的良率。

发明内容

本发明提供一种芯片封装结构及其制作方法主要是在封装过程当中，利用结构加强件以固定导线架的引脚与引脚之间，及引脚与芯片座之间的距离，以减少在现有芯片封装制程的灌胶作业中，导线架的芯片座或是其引脚因为封胶材料的冲击而发生晃动或是偏移的情形，进而提升芯片封装结构的制作良率。

本发明提出一种芯片封装结构，包括一芯片、一导线架、多条打线导线、一上胶体以及一第一下胶体。芯片具有一主动面、一背面与多个芯片焊垫，其中芯片焊垫配置于主动面上。导线架具有一上表面以及与其相对应的一下表面，而导线架包括一芯片座以及多个引脚。芯片的背面是固着于芯片座上，而引脚环绕芯片座。打线导线分别电性连接芯片焊垫与引脚。上胶体包覆住芯片、打线导线及导线架的上表面。第一下胶体包覆住导线架的下表面，其中第一下胶体具有至少一凹部，以暴露出对应于芯片座与其中一引脚之间的上胶体或是对应于相邻的二引脚之间的上胶体。

在本发明一实施例中，上述芯片封装结构还包括一第二下胶体，填充于第一下胶体的凹部内。

一种芯片封装结构，包括一芯片、一导线架、多条打线导线、一上胶体以及一下胶体。芯片具有一主动面、一背面与多个芯片焊垫，其中芯片焊垫配置于主动面上。导线架具有一上表面以及与其相对应的一下表面，而导线架包括一芯片座以及多个引脚。芯片的背面是固着于芯片座上，而引脚环绕芯片座。打线导线分别电性连接芯片焊垫与引脚。上胶体包覆住芯片、打线导线及导线架的上表面。下胶体填充于芯片座与引脚之间。

在本发明一实施例中，上述芯片封装结构还包含一蚀刻掩膜，位于导线架的下表面。

在本发明一实施例中，上述芯片封装结构还包括一下胶体，填充于芯片座与蚀刻掩膜之间。

在本发明一实施例中，上述下胶体还包覆蚀刻掩膜。

在本发明一实施例中，上述芯片封装结构还包含一蚀刻掩膜，位于引脚的下表面。

在本发明一实施例中，上述芯片封装结构还包括一下胶体，填充于芯片座与引脚之间，且暴露出芯片座的下表面。

在本发明一实施例中，上述芯片封装结构还包含一蚀刻掩膜，位于芯片座的下表面。

在本发明一实施例中，上述芯片封装结构还包括一下胶体，填充于芯片座与引脚之间，且暴露出引脚的下表面。