[发明专利]存储装置、其控制方法及控制程序、存储卡、电路基板以及电子设备

说明书

技术领域

本发明涉及用于个人计算机(PC)等电子装置中的信息存储的存储器，特别涉及存储器具备接口功能的存储装置、其控制方法及控制程序、存储卡、电路基板以及电子设备。 

背景技术

PC中使用了JEDEC(Joint Electron Device Engineering Council：美国电子工程设计发展联合协会)标准的SDRAM(Synchronous DynamicRandom Access Memory：同步动态随机访问存储器)、DDR-SDRAM(Double Data Rate-SDRAM：双信道同步动态随机访问存储器)等存储器。 

关于这种存储器，专利文献1中记载了一种存储控制器，其包括存储适用于存储器件的定时信息的多个可程序化的可编程序、定时寄存器。专利文献2中记载了一种存储卡，其内置有微处理器芯片和非易失性存储芯片，用内部卡·总线将它们连接，微处理器芯片中包含关键字信息、用途信息、程序命令信息。专利文献3中记载了一种计算机系统，其具备在输入输出处理器上结合有本地存储器的组装处理器。专利文献4中记载了一种存储器，其内部具备SPI驱动器和存储单元。专利文献5中记载了一种数据处理系统，其包括经由单向读出总线、单向写入总线以及地址总线链接到数据存储器的CPU。专利文献6中记载了一种存储系统，其分别设置用于传送写入数据的总线和用于传送读出数据的总线，将存储控制器和存储器连接。专利文献7中记载了一种随机访问存储器，其响应于周期信号的第一转移，控制对随机访问存储器传送数据的动作，并且响应于周期信号的第二转移，控制从随机访问存储阵列传送数据的动作。专利文献8中记载了一种半导体存储装置，其包括DRAM部和  CDRAM，该CDRAM具备DRAM控制和高速缓存/再现控制部。专利文献9中记载了一种同步动态DRAM，其具备存储阵列和控制单元，仅在数据总线的内容与动作状态确认信息相等的情况下，可设定模式寄存器。专利文献10中记载了一种SDRAM等的模式寄存器控制电路。 

专利文献1：日本特开平2004-110785号公报(摘要，图1等) 

专利文献2：日本特开平6-208515号公报(摘要，图1等) 

专利文献3：日本特开平9-6722号公报(摘要，图2等) 

专利文献4：日本特开2005-196486号公报(段落序号0029、图6等) 

专利文献5：日本特表平9-507325号公报(摘要，图1等) 

专利文献6：日本特开2002-63791号公报(摘要，图1等) 

专利文献7：日本特开平11-328975号公报(摘要，图2等) 

专利文献8：日本特开平7-169271号公报(段落序号0038、图1等) 

专利文献9：日本特开平8-124380号公报(段落序号0020、图2等) 

专利文献10：日本特开平9-259582号公报(段落序号0028、图1等) 

但是，如图1所示，在现有的存储模块2中，电路基板上搭载有多个存储芯片41、42...4N，还搭载有SPD(Serial Presence Detect：串行存在检查)存储部6，存储芯片41、42...4N上连接有存储访问用总线8，SPD存储部6上连接有SPD访问用总线10。在这样的存储模块2中，存储芯片41、42...4N的类型、定时参数等规格或功能存储于SPD存储部6中，该存储模块2与设定环境之间的匹配性由存储于SPD存储部6的控制信息来支配。SPD存储部6中存储有与存储器有关的控制信息，该控制信息中包括与存储器有关的各种参数，例如CAS(ColumnArray Strobe)延时、条强度(bar strength)、附加延时等。这些控制信息是用于根据控制存储器的芯片组或CPU(Central Processing Unit)来设定不同值的信息。SPD存储部6由EEPROM(Electrically Erasable Programmable Read-OnlyMemory：可擦写可编程只读存储器)等非易失性存储器构成。以独立于存储器的方式具备存储器所需的控制参数的做法需要进行与其对应的应  对或管理，耗费部件成本、写入成本等各种成本。 

并且，即使存储模块2具备多个存储芯片41、42…4N，但由于各存储芯片41、42…4N的式样受SPD存储部6控制，所以不能以不同的式样，独立使用各存储芯片41、42…4N。即，这样的存储模块2缺乏灵活性。