[发明专利]用于半导体集成电路基板的隔离结构及其形成方法

说明书

技术领域

本发明涉及半导体芯片制作，且具体地涉及制作结构以电学隔离形成于半导体芯片上的有源或无源装置的方法。 

背景技术

在半导体集成电路(IC)芯片的制作中，通常需要电学隔离形成于芯片表面上的装置。各种方法可以实现这一点。一种方法是使用公知的LOCOS(硅局部氧化)工艺，其中使用较硬材料例如氮化硅在芯片表面上形成掩模并在掩模的开口内热生长厚的氧化物层。另一种方法是在硅内蚀刻形成槽且随后使用例如氧化硅的介质材料填充该槽。 

期望在工艺早期形成这些隔离结构，因为隔离结构也可以用作掺杂剂横向扩散的阻挡层或停止层，由此实现在芯片表面上更致密堆积的装置总体。简言之，介质填充槽可以用作扩散停止层以及电学隔离结构。 

在工艺早期形成介质填充槽的问题在于，通常包括蚀刻和清洗的后续工艺步骤会蚀刻或侵蚀槽内的介质材料。这会削弱槽作为隔离结构的价值并会在芯片的顶面内形成凹坑，使得进一步工艺更加困难。 

该问题示于图1A-1C。在图1A，槽101已经蚀刻形成于半导体基板100内。在图1B，槽101已经填充有介质材料102且顶面已经平坦化(例如通过化学机械抛光)以形成隔离结构。图1C示出进一步工艺之后的隔离结构，部分介质材料102被除去或侵蚀从而形成凹陷或间隙103于结构顶面。在正常半导体工艺中耐蚀刻的介质材料(例如氮化硅)趋于为硬、脆及高应力材料。这些材料沉积于槽内时趋于破裂。 

第二个问题源于芯片通常划分为两个常规区域：宽广的“场”区(fieldarea)和更致密堆积的装置区域，有时称之为“有源”区。优选地在有源区内形成较窄的深槽以维持紧密堆积密度以及在场区内形成较宽槽以隔开更大距离的装置。在填充槽时产生问题。窄槽可被填充而宽槽难以填充。备选地，使用许多窄槽来覆盖场区内的大距离会使芯片拓扑变得复杂。 

相应地，期望发展一种形成介质填充隔离结构的柔性的适应性技术，其避免在后续工艺中介质填充材料的侵蚀。还期望实现在芯片的场区和有源区内分别形成较宽和较窄结构。 

发明内容

根据本发明，通过使用“介质填充物”来填充半导体基板内的槽而形成隔离结构。该介质填充物包括第一介质材料和第二介质材料。该第一介质材料位于槽的下部；该第二介质材料位于槽的上部，该下部在垂直尺度通常大于该上部。第二介质材料的表面与基板的表面基本上共平面。该第一和第二介质材料在这一点上不同，即，第二介质材料不被蚀刻第一介质材料的化学药品所蚀刻。因此在后续工艺中，第二介质材料在第一介质材料上方形成保护盖。通常，第一介质材料为较软的低应力材料，且第二介质材料为较硬的抗蚀刻材料。通过将第二介质层厚度值限制为使得在后续蚀刻工艺中提供保护但不产生应力问题，可以避免破裂问题。 

备选地，不形成离散盖，可以使用“分级”介质填充该槽，其中该介质填充物内第二介质材料的比例随着向上靠近槽口而逐渐增大。 

槽的侧壁可衬有氧化物层，以防止来自介质填充物的掺杂剂迁移到半导体基板内。 

在一组实施例中，第一介质材料为氧化硅和硅酸盐玻璃，为掺杂的或不掺杂的。第二介质可以是氮化硅、聚酰亚胺、或者包含少量或不包含氧化硅的任何介质材料。 

该基板也可包括通常由硅局部氧化(LOCOS)工艺形成的场氧化物区的下部。场氧化物区的表面也与基板的表面基本上共平面。备选地，保护盖可形成于场氧化物上方。 

在另一组实施例中，基板包含两个隔离结构，第一隔离结构形成于较浅的宽槽内，第二隔离结构形成于较窄的深槽内。两个槽均填充有介质填充物，且介质填充物的表面与基板的表面基本上共平面。备选地，上述类型的保护盖可形成于每个槽的口部。 

在又一组实施例中，一个或多个场氧化物区形成于与一个或多个槽隔离结构相同的基板内。预定导电类型和掺杂浓度的场掺杂区可形成于该场氧化物区下方。可选地，保护介质盖可形成，其中槽和场氧化物区与基板表面的 平面交接。整个结构的表面基本上共平面。可以使用化学回蚀刻、等离子体增强或者反应离子蚀刻(RIE)、化学机械抛光(CMP)或其特定组合来平坦化该表面。 

本发明还包括制作隔离结构的方法。一种方法包括：形成槽于该半导体基板内；沉积第一介质材料于该槽内；除去该第一介质材料的一部分，使得该第一介质材料的表面位于第一水平，该第一水平低于基板的顶面的第二水平，由此形成凹陷；沉积第二介质材料于该凹陷内；以及除去该第二介质材料的一部分，使得该第二介质材料的表面与基板的表面基本上共平面，由此形成保护盖于该槽内。