[发明专利]低密度漏极HEMT

说明书

本申请要求2005年11月29日提交的美国临时专利申请60/740256以及2005年12月8日提交的美国临时专利申请60/748339的优先权，通过引用将这两者结合于此。

技术领域

本申请涉及常断高电子迁移率晶体管(“HEMT”)中的击穿电压提高和电流崩塌抑制的方法，具体来说，涉及采用无电极漏极侧表面场工程设计来制作氮化铝镓/氮化镓(“AlGaN/GaN”)HEMT，从而产生“低密度漏极”HEMT。

背景技术

过度的电场可能在半导体器件中引起问题。(一种类型的问题是热载流子，其中高能电子或空穴充分变为能够穿过介质；另一种类型的问题是雪崩，其中传导变为不受控制。)甚至在设计成以最小逻辑电压工作的器件中，重要的是确保电压在漏极边界上不会过于锐利地改变；以及在用于开关较高电压的器件中，越来越需要使峰值电场为最小。

漏极工程设计一直是集成器件发展的最长期的子区域之一，追溯到1974年的原始LDD建议。参见Blanchard的“高电压同时扩散硅栅CMOS”，9IEEE J.S.S.C.103(1974)。许多技术已经用来控制高压器件中的峰值电场，通常包括场极板和非载流扩散的各种配置。

这种长期存在的发展难题与增强型(“E型”)III-N HEMT的较新领域特别相关。常断AlGaN/GaN HEMT是微波功率放大器和功率电子应用所需的，因为它们提供简化的电路配置以及对器件安全有利的工作条件。但是，常断AlGaN/GaN HEMT与它们的常通对应物相比，通常呈现更低的最大漏极电流，特别是在门限电压增加到大约+1V以确保在零栅极偏置上2DEG沟道的完全截止以及提供附加工作安全性时。为了补偿最大电流的减小以及取得相同的功率处理能力，击穿电压(V_BK)需要进一步提高，但是最好不以增加的栅极-漏极距离(这不可避免地增加器件尺寸)为代价。连接到栅电极或源电极的场极板的使用可通过修改表面场分布有效地提高V_BK。但是，栅极端接的场极板可能引入附加栅极电容(C_GS和C_GD)，它们减小器件的增益和截止频率。源极端接的场极板已用于实现提高的V_BK以及减轻增益降低，但是这需要栅极和场极板之间的厚介质层。

GaN器件中的一个问题是电流崩塌现象：当源极-漏极电压达到可能发生碰撞电离的电平时，器件承载的最大电流实际上可能减小。已经表明，这种不合需要的影响是由其中中间带隙状态由热电子占据的俘获现象引起的。

发明内容

本申请公开控制场效应晶体管中的电场的新方法。公开的方法及装置用于制作修改常断HEMT的栅极与漏极之间的表面场分布的HEMT。栅极与漏极之间的区域的部分或全部可采用CF₄等离子体处理变换为具有低密度的2DEG的区域，从而形成低密度漏极(“LDD”)HEMT。截止状态击穿电压可得到提高，以及电流崩塌可在LDD-HEMT中完全被抑制，而没有出现增益和截止频率的明显降级。

根据本发明的一个方面，一种场效应晶体管，包括：

源极接触和漏极接触；

栅极覆盖的垂直不同质半导体材料中的沟道，它使所述源极接触与所述漏极接触电气分离；所述垂直不同质材料在表面附近具有更高的铝份额和更宽的带隙；以及

所述半导体材料内的俘获电荷区，它位于所述栅极与所述沟道之间，并且朝所述漏极横向延伸。

根据本发明的另一个方面，一种用于制作半导体有源器件的方法，包括以下步骤：

i)把掺杂剂引入第一半导体材料，在其中通过形成图案层曝光，形成其至少一个深能级，由此引入俘获电荷；以及

ii)形成异质结构晶体管，它包括紧接在所述第一半导体的相应部分下方的更窄带隙半导体中的沟道区；

其中，所述晶体管中的一些还包括把所述沟道区连接到相应漏极区的所述第一半导体材料的若干部分之上的所述俘获电荷。

在各种实施例中，所公开的创新提供至少以下优点中的一个或多个：

·允许修改常断HEMT中的表面场分布而不使用场极板电极。

·易于实现仅对漏极侧的不对称修改。

·不需要拓扑的改变：加入宽带隙势垒层中的附加固定电荷不影响物理拓扑。

·提供提高的击穿电压和抑制的电流崩塌，而没有出现增益或截止频率的降级。

·不对增强+耗尽III-N制作已经需要的那些过程步骤添加任何附加过程步骤。

·表面状态俘获和解俘获被减小或阻止。

·电流崩塌被减小或阻止。