[发明专利]增强型和耗尽型AlGaN/GaN HFET的单片集成

说明书

相关申请的交叉引用

本申请要求2005年11月29日提交的美国临时专利申请 60/740256以及2005年12月8日提交的美国临时专利申请60/748339 的优先权，通过引用将这两者结合于此。

发明背景和概述

本申请涉及用于增强和耗尽型异质结场效应晶体管(“HFET”)的 单片集成的方法，具体来说，涉及采用这种单片集成制作氮化铝镓/ 氮化镓(“AlGaN/GaN”)HFET。

例如结合AlGaN/GaN的那些的III族氮化物(“III-N”)化合物半 导体拥有具有宽带隙、高击穿场以及大导热率的优点，它们可为异质 结构场效应晶体管的设计以及利用HFET的应用带来显著益处。由于 它们的高功率处理能力，AlGaN/GaN HFET可用于射频/微波功率放大 器和大功率开关。但是，采用AlGaN/GaN HFET的大多数功率放大器 和开关主要包含耗尽型(“D型”)HFET作为构件块。由于D型HFET 是门限电压(V_th)为负值的晶体管，所以D型HFET需要正和负电压偏 置以导通和截止。如果增强型(“E型”)HFET可能变为可用，则对于 电路应用仅需要正电压电源，从而简化电路和降低成本。

此外，由于基于GaN的半导体材料的宽带隙，AlGaN/GaN HFET 能够高温工作(可能高达600℃)，因而适用于高温集成电路，例如航空 和汽车应用中所需的集成电路。此外，对于基于HFET的逻辑电路， 直接耦合场效应晶体管逻辑(“DCFL”)以最简单的配置为特色。在 DCFL中，E型HFET用作驱动器，而D型HFET则用作负载。

注意，在零栅极偏置时，D型HFET能够传导电流并称作“常通”， 而对于E型HFET，晶体管不传导电流并称作“常断”。

图1说明采用薄AlGaN势垒层12、未掺杂GaN层18以及例如可 由蓝宝石、硅或碳化硅制作的衬底层20的E型HFET 10。借助于栅 极金属16与AlGaN势垒之间的肖特基势垒14，只要AlGaN势垒足 够薄，源极22与漏极24之间的沟道就能够在零栅极偏置时被夹断。 但是，以这种方式制作的E型HFET具有不良的性能特性，例如低跨 导、大导通电阻以及高拐点电压。这是由高接入电阻引起的。如图1 所示，由于薄AlGaN势垒，栅极与源极之间的接入区域还具有极低的 载流子密度。因此，接入区域也是E型的，它需要正偏置以导通。为 了产生具有低接入电阻的E型HFET，需要“自对准”制作工艺，其 中只有径直地在栅电极下方的沟道区域才是E型的。注意，不是自对 准的栅极需要交迭，这增加器件尺寸和杂散电容。

在E型AlGaN/GaN高电子迁移率晶体管(“HEMT”)的制作方面 已有若干尝试。注意，术语“HEMT”和“HFET”是同义的。两者都 是包含具有不同带隙的两种材料之间的结、如异质结构作为沟道的场 效应晶体管。这种异质结构的作用是建立其中费米能量高于导带的极 薄层，从而为沟道提供极低的电阻，例如“高电子迁移率”。如同其 它所有类型的FET一样，施加到栅极上的电压改变薄层的导电率。

利用薄AlGaN势垒(10nm)，Khan等人制作了具有23mS/mm的 峰值跨导的E型HEMT。

Hu等人的“具有选择性生长的PN结栅极的增强型AlGaN/GaN HFET”(2000年4月，IEE Electronics Letters，Vol.36，No.8，第753-754 页)报导了制作AlGaN/GaN系统中的E型HFET的另一个尝试，通过 引用将它完整地结合于此。在这个文献中，采用选择性生长的P/N结 栅极。选择性生长的P型层能够提高沟道的电势，因而在零栅极偏置 时耗尽来自沟道的载流子。但是，这种方法不是自对准的，并且仍然 没有解决大接入电阻的问题。

Moon等人报导了制作AlGaN/GaN系统中的E型HFET的另一种 尝试，他采用感应耦合等离子体反应离子蚀刻(“ICP-RIE”)来进行栅 极凹槽蚀刻。参见Jeong S.Moon等人的“亚微米增强型AlGaN/GaN HEMT”(2002年6月，Digest of 60th Device Research Conference，第 23-24页)，通过引用将其完整地结合于此。