[发明专利]驱动电路、具备该驱动电路的显示装置以及显示装置的驱动方法

说明书

技术领域

本发明涉及一种用于驱动显示面板(例如，液晶显示装置)的驱动电路。 

背景技术

在液晶显示装置中，作为用于驱动显示面板的驱动电路，设置有源极驱动电路和栅极驱动电路。在源极驱动电路和栅极驱动电路中使用了用于生成驱动信号的移位寄存器，上述驱动信号控制显示面板的驱动定时。图12表示上述移位寄存器的一个示例。 

如图12所示，移位寄存器101在每一级都设置有置位/重置(RS)型触发器102(102-1，102-2，……)和CMOS结构的模拟开关103(103-1，103-2，……)。另外，对移位寄存器101输入启动脉冲SP和两个具有不同相位的时钟信号CK、CKB。 

当RS型触发器102(以下，仅称之为“触发器”)的S端被输入有效的置位信号时，触发器102被置位，其Q端的输出信号Q(Q1，Q2，……)成为高电平(High)，之后，即使不再输入有效的置位信号，也将继续保持上述输出状态。当触发器102的R端被输入有效的重置信号时，触发器102被重置，输出信号Q成为低电平(Low)，之后，即使不再输入有效的重置信号，在输入下一个有效的置位信号之前也将继续保持上述输出状态。 

对各级触发器102中位于图12左端的第一级触发器102-1输入启动脉冲SP作为置位信号。对第二级及其之后的各级触发器102分别输入由其前一级触发器102所对应的模拟开关103输出的输出信号X(X1，X2，……)作为置位信号。另外，对各级触发器102分别输入由其后一级触发器102所对应的模拟开关103输出的输出信号X(X2，X3，……)作为重置信号。 

各模拟开关103在所对应的触发器102输出高电平的输出信号Q(Q1，Q2，……)的期间内成为导通状态，将时钟信号CK或CKB作为输出信号X(X1，X2，……)输出。上述信号作为移位寄存器101的输出信号被输出。具体而言， 第奇数级的触发器102所对应的模拟开关103输出时钟信号CK，第偶数级的触发器102所对应的模拟开关103输出时钟信号CKB。 

各模拟开关103设置有反相器104，该反相器104用于向构成模拟开关103的、并联连接的PMOS晶体管和NMOS晶体管的各栅极供给具有相反电平的控制信号。 

如上所述，时钟信号CK或时钟信号CKB即上述输出信号X作为置位信号被输入各触发器102的后一级触发器102，另一方面，作为重置信号被输入各触发器102的前一级触发器102。 

根据上述结构，启动脉冲SP作为置位信号被输入第一级触发器102-1，当第一级触发器102-1被置位时，输出信号Q成为高电平。 

当第一级触发器102-1的输出信号Q 1成为高电平时，与第一级触发器102-1对应的模拟开关103-1导通并输出时钟信号CK作为输出信号X1。输出信号X1被作为移位寄存器101的第一级的输出信号进行输出。 

另外，上述输出信号X1、即，时钟信号CK还被作为置位信号输入第二级触发器102-2，因此，第二级触发器102-2在输出信号X 1成为高电平的定时被置位。与上述同样地，输出信号Q2成为高电平。当第二级触发器102-2的输出信号Q2为高电平时，与第二级触发器102-2对应的模拟开关103-2导通并输出时钟信号CKB作为输出信号X2。输出信号X2被作为移位寄存器101的第二级的输出信号进行输出。 

与上述同样地，上述输出信号X2、即，上述时钟信号CKB还被作为置位信号输入第三级触发器102-3，因此，第三级触发器102-3在输出信号X2成为高电平的定时被置位，输出信号Q3成为高电平。另外，上述输出信号X2、即，上述时钟信号CKB还被作为重置信号输入前一级触发器即第一级触发器102-1，因此，第一级触发器102-1在输出信号X2成为高电平的定时被重置，输出信号Q1成为低电平，第一级触发器102-1所对应的模拟开关103-1截止。 

上述触发器102的置位/重置动作以及与之相应的模拟开关103的导通/截止动作在移位寄存器101的每一级中依次进行，由此，移位寄存器101输出输出信号X(X1，X2，……)，输出信号X(X1，X2，……)具有与时钟信号CK、CKB相同的幅宽且不相互重叠。 

但是，上述结构的移位寄存器101的缺陷在于，如果在上述时钟信号CK和时钟信号CKB之间存在相位延迟(phase lag)，就可能导致移位寄存器101的错误 动作。