[发明专利]半导体装置的制造方法及半导体装置

说明书

技术领域

本发明涉及半导体装置的制造方法以及半导体装置，特别涉及具备 MIS(Metal Insulator semiconductor：金属绝缘体半导体)晶体管的半导 体装置的制造方法以及具备这种晶体管的半导体装置。

背景技术

通常，在具有I/O部和芯部的半导体装置中，位于I/O部的驱动用晶 体管作为与装置外部的接口，而位于芯部的运算电路或存储电路进行信 息的处理或存储。在I/O部广泛利用了MOS(Metal Oxide Semiconductor： 金属氧化物半导体)场效应晶体管，并且，在芯部的存储电路中广泛利 用了DRAM(Dynamic random access memory：动态随机存取存储器)或 SRAM(Static random access memory：静态随机存取存储器)等，在运算 电路中广泛利用了CMOS(互补的金属氧化物半导体)逻辑电路等。

I/O用晶体管和运算用晶体管在电源电压或目标性能方面有所不同。 因此，在同时具备I/O用晶体管和运算用晶体管的情况下，例如可以采用 如下方法：根据各晶体管的用途，在1块半导体基板上将各自的栅极绝 缘膜分开制作成不同厚度。但是，这样分开制作时栅极绝缘膜的膜厚差 通常为数纳米左右。并且，有时也根据栅极绝缘膜的膜厚差或膜种类， 改变向通道区域或源极/漏极区域注入离子的条件，并控制其杂质浓度， 从而得到希望的性能差。

以往，作为分开制作栅极绝缘膜的方法，例如提出了如下方法：在 硅(Si)基板上的第一区域形成预定膜厚的二氧化硅(SiO₂)膜，在第二 区域形成比该SiO₂膜薄且具有预定氮(N)浓度的氮氧化硅(SiON)膜， 在第三区域形成比该SiON膜还薄且氮浓度较低的SiON膜，对这些膜统 一进行自由基氮化处理(Radical Nitridation)(参见专利文献1)。在该提 案中，以不同的膜厚形成各区域的栅极绝缘膜，并且，在各区域的栅极 绝缘膜中分别导入预定量的N，试图实现它们的物理膜厚和介电常数的 最佳化。

专利文献1：日本特开2002-368122号公报

最近，不仅要分开制作I/O部用和芯部用晶体管，将芯部内的晶体 管分开制作的必要性也有所提高。具体地说，有时要将芯部内的着重抑 制漏电流的低泄漏晶体管和着重工作速度的高性能晶体管分开制作。在 该情况下，较厚地形成用于低泄漏晶体管的栅极绝缘膜，较薄地形成用 于高性能晶体管的栅极绝缘膜，此外，目前还要求将双方的栅极绝缘膜 以膜厚差小于1nm这样的微小差的方式来分开制作。

以往，在对栅极绝缘膜的膜厚差较大的I/O部和芯部的晶体管进行 分开制作的情况下，例如采用如下方法：对于I/O部的晶体管的栅极绝缘 膜，主要考虑其耐压，以较厚的SiO₂或SiON形成，而对于芯部的晶体 管的栅极绝缘膜，主要考虑其膜厚和介电常数，以较薄的SiON形成。作 为其具体步骤，例如，首先在Si基板上形成SiO₂膜，使用氢氟酸(HF) 等仅去除芯部的SiO₂膜，仅在露出的芯部的Si基板上，或在露出的芯部 的Si基板上和保留于I/O部的SiO₂膜上，形成具有适合于芯部的晶体管 的N浓度的SiON膜。

但是，若将这样的可用于分开制作I/O部的晶体管和芯部的晶体管 的栅极绝缘膜的现有方法照搬应用于芯部内的低泄漏晶体管和高性能晶 体管的栅极绝缘膜的分开制作上，则会产生如下问题。

即，如上所述，在分开制作芯部内的低泄漏晶体管和高性能晶体管 的栅极绝缘膜时，要求将它们的膜厚差控制在小于1nm这样微小差。并 且，各晶体管的栅极绝缘膜的N分布对它们的性能有很大影响。

假如在芯部内形成了具有微小膜厚差的栅极绝缘膜的情况下，当它 们的N分布差别较大时，为了使最终获得的晶体管的性能处于适合芯部 的范围，需要变更例如通道区域或源极/漏极区域的离子注入条件等晶体 管的设计或工艺条件。因此，若能够在制造上以相同的N分布形成具有 微小膜厚差的栅极绝缘膜，则无需变更以往的栅极绝缘膜形成工艺以外 的条件。