[发明专利]发送装置及接收装置

说明书

本发明的发送装置(100)将数据包被写入到第1发送缓冲器(105)中之前的第1发送缓冲器的数据包的存储量向接收装置(200)输出。接收装置的第1接收缓冲量读出部(206)读出该数据包被从第1接收缓冲器读出之前的第1接收缓冲器的数据包的存储量。存储量相加部(207)将第1发送缓冲器的数据包的存储量与第1接收缓冲器的数据包的存储量相加，修正部(208)调节接收时间戳定时器(209)具备的可变频率振荡器的振荡频率，以使相加值为一定。

技术领域

本发明涉及如MPEG2传送流(MPEG2 TS)传送那样、用于在与发送装置与接收装置之间进行同步传送的技术。

所谓同步传送，是输入到发送装置中的数据包(packet)的平均位速率与从接收装置输出的数据包的平均位速率相等，并且数据包的时间轴抖动为规定的范围内的传送。

背景技术

以往，有如下的技术：输入到发送装置中的数据包的输入位速率和传送路径中的传送位速率两者为固定位速率(CBR：Constant Bit Rate)，以它们的值相同为条件，仅通过接收装置具备的缓冲器的传送抖动吸收控制来实现同步传送(例如参照专利文献1)。

另外，本实施方式的固定位速率是指某一定期间的平均位速率为一定值，可变位速率是指某一定期间的平均位速率是可变的。

这里，参照图17对在专利文献1中公开的现有的实现同步传送的技术的概要进行说明。图17是现有的实现同步传送的接收装置的结构图。

接收装置1000，具备：从传送路径输入数据包的输入端子1001；具备传送抖动吸收用的缓冲器(未图示)的调节电路1002；系统解码部1003；时间戳取出电路1004；PLL(Phase Looked Loop)电路1005；用于将数据包向外部输出的输出端子1006；和用于将系统时钟向外部输出的输出端子1007。

这里，设表示调节电路1002的传送抖动吸收用的缓冲器在时刻t的数据包存储量的存储量函数为BuffRx(t)。设表示时刻t的输入到该缓冲器中的数据包输入位速率的速率函数及表示从该缓冲器输出的数据包输出位速率的速率函数分别为G(t)、F(t)。

设速率函数G(t)到时刻t0为止为0，时刻t0以后为c(c是一定值)；设速率函数F(t)到时刻T1为止为0，时刻T1以后为c(c是一定值)(图18(a))。

此时，在时刻T1以后的时刻t的存储量函数BuffRx(t)通过下述的式(1)表示。

[式1]

…(1)

在上述式(1)中，由于在从时刻T1到时刻T1以后的时刻t之间输入到缓冲器中的数据包的数据量与在此期间从缓冲器输出的数据包的数据量相同，所以显示出在时刻T1以后存储量函数BuffRx(t)为一定(图18(b))。即，时刻T1以后的缓冲器的数据包的存储量为一定。

考虑到这一点，现有技术控制从缓冲器输出数据包的速度以使缓冲器的数据包的存储量为一定，从而实现同步传送。

专利文献1：日本特开平8-139704号公报

但是，在现有技术中，对于接收装置具备的缓冲器的数据包的存储量不为一定的通信，不能实现收发装置间的同步传送。作为这样的通信，可以举出如下的情况：(1)输入到发送装置中的数据包的输入位速率是可变位速率(VBR：Variable Bit Rate)，传送路径的传送位速率是固定位速率；(2)输入到发送装置中的数据包的输入位速率是固定位速率，传送路径的传送位速率是可变位速率；(3)输入到发送装置中的数据包的输入位速率以及传送路径的传送位速率两者是可变位速率。

这里，参照图19，对在上述(2)的情况下，接收装置具备的缓冲器的数据包的存储量不为一定的情况进行说明。