[发明专利]具有可重构的运算器的处理器

说明书

技术领域

本发明涉及具有可动态重构的运算器的处理器，尤其涉及在抑制可动态重构的运算器的电路规模的同时，可以实现灵活性与高速性的处理器。

背景技术

近年来，在对被数字化的影像、声音等进行处理的设备(以下，称为数字AV设备)中安装了专用硬件或高性能DSP(Digital Signal Processor：数字信号处理器)等。这是因为，例如在进行压缩、扩展等对被数字化的影像、声音等进行处理时的运算量大的缘故。

而且，例如，MPEG(Moving Picture Experts Group：运动图像专家组)2、MPEG4、H.263、H.264等，将影像、声音等数字化的许多标准已经被实用化。据此，数字AV设备被要求，对应多个标准。满足该要求的方法有(1)以硬件来处理的方法，(2)以软件来处理的方法等。在此，(1)在以硬件来处理的情况下，可以实现高速性。但是，在追加新的功能时，需要追加新的硬件。而且，若功能变多，则电路规模变大。(2)在以软件来处理的情况下，可以实现灵活性。可以以软件来实现多个功能，则可以容易追加功能。但是，难以提高处理速度。

对此，提出了以具有可动态重构电路的处理器来处理的技术(例如，参照专利文献1)。据此，可以实现灵活性与高速性。

专利文献1：国际公开第2002/095946号小手册

然而，如以往的技术所示，在具有可动态重构电路的处理器中存在的课题是，由于具备多个运算器，并通过变更运算器间的布线，使这些运算器的自由度变大，从而造成电路规模变大。

发明内容

于是，鉴于所述问题，本发明的目的在于提供在抑制可动态重构的运算器的电路规模的同时，可以实现灵活性与高速性的处理器。

为了实现所述目的，本发明涉及的处理器是一种处理器，(a)安装了执行指令的多个运算器，并且，所述处理器的特点是，包括：(b)固定功能运算器，具有不可动态重构的电路结构；(c)可重构运算器，具有可动态重构的电路结构；(d)指令分配单元，将不存在数据的依赖性的指令群中的指令，分别分配给所述固定功能运算器以及所述可重构运算器；(e)指令发行单元，将分别被分配的指令发行给接受分配方。

据此，除了具备通常的固定功能运算器以外，还具备电路结构可动态重构的可重构运算器。再者，在决定要并行执行的指令时，通过分配适于可以变更功能的可重构运算器的指令，从而在抑制电路规模的同时，可以实现灵活性与高速性。

并且，本发明，不仅作为处理器来实现，也可以作为具备处理器的信息处理装置、控制处理器的处理器控制方法、控制信息处理装置的方法等来实现。

根据本发明，对于具有可重构的运算器的处理器，在由可重构的硬件的运算器中，可以提供以下结构，即，在可以同时执行多种的多个指令的情况下进行指令调度以及指令发行，从而抑制电路规模的增大的同时，可以实现高性能且灵活的处理。

附图说明

图1是本发明涉及的实施例1的处理器的结构图。

图2是本发明涉及的实施例1的处理器的工作的流程图。

图3A是本发明涉及的实施例1的处理器所执行的指令群的示例图。

图3B是本发明涉及的实施例1的处理器所执行的指令群的示例图。

图3C是本发明涉及的实施例1的处理器的运算部的运算器的结构图。

图4是本发明涉及的实施例2的处理器的结构图。

图5是本发明涉及的实施例2的处理器的工作的流程图。

图6A是本发明涉及的实施例2的处理器所执行的指令群的示例图。

图6B是本发明涉及的实施例2的处理器的运算部的运算器的结构的示例图。

图7是本发明涉及的实施例3的处理器的结构图。

图8是本发明涉及的实施例3的处理器的工作的流程图。

图9A是本发明涉及的实施例3的处理器所执行的指令群的工作的示例图。

图9B是在本发明涉及的实施例3的向处理器所执行的指令群不插入结构指令的情况的工作的示例图。

图9C是本发明涉及的实施例3的向处理器所执行的指令群插入结构指令的情况的工作的示例图。

图10是本发明涉及的实施例4的安装了处理器的信息处理装置的结构图。

图11是本发明涉及的实施例4的处理器的结构图。

图12是示出本发明涉及的实施例4的生成部的工作的例子的流程图。

图13是示出本发明涉及的实施例4的生成部的工作的变形例的流程图。

图14是本发明涉及的实施例5的安装了处理器的信息处理装置的结构的示例图。