[发明专利]在CO期间的自刷新机制

说明书

背景技术

2004年9月2日发布的高级配置和电源接口标准Rev 3.0(“ACPI”)提供了用于硬件部件的操作系统控制的接口，从而能进行灵活的电源管理。ACPI提供一种通过在需要时将不用设备转变到较低功率状态并可将整个系统设在低功率休眠状态而保存能量的方法。根据ACPI标准的计算机系统可降低至较少活动部件(如显示屏或硬驱动器)的功率，或可将可用设备开启或关闭。ACPI标准因此定义一种使兼容ACPI的操作系统能控制兼容ACPI的硬件平台以及与兼容ACPI的硬件平台通信的接口机制。

根据ACPI标准，处理器功率状态(Cx状态)是处理器功耗和热管理状态并且还可在全局工作状态G0内得以定义。Cx状态包括C0、C1、C2、C3直到Cn。而且，Cx状态具有在下文中简单定义的特定进入和退出语义。

根据ACPI标准，处理器可在它处于C0处理器功率状态时执行指令。在C1功率状态中，硬件延迟时间足够低，使得操作软件在决定是否使用它时不用考虑状态的延迟时间方面。如标准所定义的，该状态除了将处理器放在非执行的功率状态之外没有其他软件可见的影响。

C2功率状态在C1状态之上提供了改进的功率节省。该状态的最差情况的硬件延迟时间由ACPI系统固件提供并且操作软件可使用该信息来确定何时应当使用C1状态而不是C2状态。也如标准所定义的，C2状态除了将处理器放在非执行功率状态之外没有其他软件可见的影响。

C3功率状态在C1和C2状态之上提供了改进的功率节省。该状态的最差情况的硬件延迟时间由ACPI系统固件提供并且操作软件可 使用该信息来在状态之间进行确定。当在C3状态中时，处理器的高速缓存维持状态但却忽略任何窥探，并且操作软件负责确保高速缓存维持一致性。对于各Cx状态的更加详细的定义，请参见ACPI标准的8.1部分：处理器功率状态。

动态随机访问存储器(DRAM)是用来存储信息的典型存储器。DRAM由存储器单元阵列/矩阵构成，其中各存储器单元可耦合到多个读出放大器、位线和字线中的一个。存储器单元矩阵还可被细分成许多存储体。

DRAM存储器单元由单个晶体管和电容器构成。在DRAM存储器单元中存储的电荷由于泄漏电流而衰弱并且信息最终丢失，除非电荷被周期性地刷新。因为电荷必须被周期性地刷新，所以该存储器被称作动态的。示例刷新操作包括存储器控制器从单元阵列读取数据并将该数据重写在单元阵列中、将存储器单元中的电容器刷新到先前电荷。同步DRAM(SDRAM)当前支持自刷新。自刷新是一种由存储器而非存储器控制器执行的刷新操作。在自刷新期间，存储器可使用内部振荡器以产生刷新周期从而维持存储器单元中存储的数据。

在自刷新中的存储器耗费较少功率，但是存在恢复正常操作的相关联的退出延迟时间。因为性能取决于存储器访问时间，所以当存储器控制器清楚处理器需要它时需要多长时间准备就绪并唤醒存储器时性能得以提高。

常规的功率节省方法是快速存储器功率管理(RMPM)。RMPM是存储器控制器中通过检查处理器利用率来节省平台功率的特征。如果与存储器控制器耦合的处理器处于C2-C4 ACPI状态，则它可能未访问存储器，从而允许存储器进入自刷新。存储器控制器还可关闭与读/写存储器相关的逻辑以便节省功率。功率可由于在该状态期间控制器上的时钟门控和延迟锁定环(DLL)处于关闭的程度而被节省。

DRAM行功率管理(DRPM)是另一种用来降低功率需求的方法。在DRPM中，存储器行可在正常操作期间基于存储器的该行的空闲状 况而被降低功率。如果行的页在功率降低时都被关闭，则设备可进入活动的功率降低状态。如果页在功率降低时保持打开，则设备可进入预充电功率降低状态。

通常，存储器仅仅在由处理器明确地通知处理器将不活动时(比如处于ACPI状态C1、C2和C3中)进入自刷新。在C0期间，处理器不会明确地指出它将不活动。所需要的是一种方法和装置，用来在未明确地通知耦合的部件未处于完全活动时进入自刷新。

附图说明

本发明的实施例可通过参考附图阅读公开的内容而被最好地理解。其中：

图1是说明计算机系统示例的框图。

图2是说明根据一个实施例的计算机系统中的芯片组示例的框图。

图3是说明用于降低存储器或图形控制器的功耗的示范实施例的状态图。

图4是说明根据一个实施例、用于降低存储器和图形控制器的功耗的过程的示例的流程图。

具体实施方式