[发明专利]比较器和A/D转换器

说明书

技术领域

本发明涉及接收多个差动电压对、并与时钟信号同步来对上述多个差动电压对的各个差值电压(电压差)进行比较工作的比较器、以及将模拟信号转换为数字信号的A/D转换器，尤其涉及具有并行型结构的A/D转换器。

背景技术

近年来，随着信息通信的高速化、光盘拾取器(Optic Disk Pick up)的高倍速化、高容量化，就需要高速、输入频带宽的A/D转换器，进而为了削减成本而需要省面积、省功耗的A/D转换器。

图14示出现有技术中的并行型A/D转换器1400的结构。使用该A/D转换器来进行高速的模拟/数字转换。

A/D转换器1400由参照电压发生电路1401、差动放大器列1402、比较器列1404、编码(encode)电路1405构成。参照电压发生电路1401利用多个电阻R₁～R_n将高压侧基准电压1401a和低压侧基准电压1401b之间的电压进行分压，产生了参照电压VR₁～VR_n+1。参照电压VR₁～VR_n+1被输入到差动放大器列1402。差动放大器列1402具有n+1个差动放大器，对从模拟输入信号电压输入端子AIN输入的模拟输入信号电压和参照电压VR₁～VR_n+1的关系并行地进行预定的放大，并输入到比较器列1404。比较器列1404对差动放大器列1402的输出并行地进行比较。编码电路1405对从比较器列1404输出的比较结果进行逻辑处理(转换)，输出预定分辨率的数字信号DOUT。在此，将A/D转换器的位数设为N时，则上述n为2的N次幂大小。

具有如上所述的并行结构的现有的A/D转换器与积分型、串并行型等A/D转换器相比，由于并行且同时对参照电压和模拟输入信号电压进行比较处理，因此具有可高速进行A/D转换的优点。

但是，每当将A/D转换器的分辨率增大1位，就需要使差动放大器和比较器的数量增加2倍，具有功耗和占有面积增大的缺点。另外，具有为了增大A/D转换器的分辨率而提高差动放大器的偏移误差、放大率、比较器的偏移误差、比较精度等要求规格的缺点。

在专利文献1中公开了谋求改善如上述那样的缺点的A/D转换器。

图15是谋求对并行型A/D转换器的如上所述的缺点进行改善的另一现有技术的并行型A/D转换器1500的结构的一例。A/D转换器1500由参照电压发生电路1501、差动放大器列1502、内插电阻器列1503、比较器列1504、以及编码电路1505构成。A/D转换器1500与图14的A/D转换器1400相比，比较器列和编码电路是相同的结构，但具有如下不同点：参照电压发生电路1501所包含的电阻的数量较少；差动放大器1502所包含的差动放大器的数量较少；以及具有内插电阻器列1503。

参照电压发生电路1501利用少于2的N次幂个(N：A/D转换器的位数)的m个电阻R₁～R_m对高压侧基准电压1501a和低压侧基准电压1501b进行分压，产生了参照电压VR₁～VR_m+1。参照电压VR₁～VR_m+1被输入到差动放大器列1502。差动放大器列1502具有m+1个差动放大器，对从模拟输入信号电压输入端子AIN输入的模拟输入信号电压和参照电压VR₁～VR_m+1的关系并行地进行预定的放大，并输入到内插电阻器列1503。内插电阻器列1503具有多个电阻，分别对彼此相邻的2个差动放大器的正极输出电压与负极输出电压的差值电压、和负极输出电压与正极输出电压的差值电压进行分压，作为差动的内插电压而获得，并将其提供给比较器列1504。比较器列1504并行地对各内插电压进行比较。编码电路1505对从比较器列1504输出的比较结果进行逻辑处理(转换)，输出预定分辨率的数字信号DOUT。

当将进行内插的位数设为L位时，则A/D转换器1500与上述现有的A/D转换器1400相比，能够将差动放大器的数量减少到1/L。因此，具有可削减功耗和面积的优点。但是，在如下方面与上述现有的A/D转换器1400是相同的：每当将比较器的分辨率增大1位，比较器的数量就增加2倍，具有消耗电流和占有面积增大的缺点。另外，在具有为了增大A/D转换器的分辨率而提高比较器的偏移误差、比较精度等要求规格的缺点上，与上述现有的A/D转换器1400是相同的。