[发明专利]用于实现低帧差错率的改进型TURBO码交织器

权利要求书

1.一种turbo编码器，包括：

第一组成编码器，被配置成接收二进制数据流并处理所述二进制数据流以 提供有一个或多个码元的第一输出；

turbo交织器，被配置成根据多个预定置换方程重新排列所述二进制数据 的次序；以及

通信地耦合至所述turbo交织器的第二组成编码器，所述第二组成编码器 接收所述经重新排列的二进制数据并处理所述经重新排列的二进制数据以提 供有一个或多个码元的第二输出。

2.如权利要求1所述的turbo编码器，其特征在于，还包括：

通信地耦合至所述第一和第二组成编码器的码元映射器，用以接收所述第 一和第二输出并将所述第一输出和所述第二输出中的所述一个或多个码元映 射成载波信号。

3.如权利要求1所述的turbo编码器，其特征在于，所述turbo交织器还 被配置成

生成具有值π_i(j)的k₁×k₂置换矩阵，其中1≤i≤k₁且0≤j≤k₂-1并且 k₁×k₂＝N_turbo，N_turbo是对应于二进制数据的块长度的整数，其中所述预定置换方 程定义所述置换矩阵值π_i(j)，以及

将所述置换矩阵转换为定义所述经重新排列的二进制数据的次序的置换 向量。

4.如权利要求3所述的turbo编码器，其特征在于，所述多个预定置换方 程被定义为：

第1行：π₁(j)＝k_1*[(p_2*j)mod k₂]+4

第2行：π₂(j)＝k_1*[(p_2*j+c₂)mod k₂]+3

第3行：π₃(j)＝k_1*[(p_1*j)mod k₂]+2

第4行：π₄(j)＝k_1*[(p_1*j+c₁)mod k₂]+1

第5行：π₅(j)＝k_1*[(p_4*j)mod k₂]+8

第6行：π₆(j)＝k_1*[(p_4*j+c₄)mod k₂]+7

第7行：π₇(j)＝k_1*[(p_3*j)mod k₂]+6

第8行：π₈(j)＝k_1*[(p_3*j+c₃)mod k₂]+5

其中1≤i≤k₁，0≤j≤k₂-1，并且p₁、p₂、p₃、p₄、和c₁、c₂、c₃、c₄为质 数。

5.如权利要求4所述的turbo编码器，其特征在于，所述块长度N_turbo＝512 比特，k₁＝8、k₂＝64，{p₁，p₂，p₃，p₄}＝{11，19，31，37}，并且{c₁，c₂，c₃，c₄}＝{5， 11，19，31}。