[发明专利]本地时钟生成的方法和电路以及包括本地时钟生成的电路的智能卡

权利要求书

1.一种在集成电路(3)中生成包括连续激活边缘的校准时钟信号(CKU)的方法，其中所述方法包括步骤：

提供至少一个具有基本时间步长的振荡器信号(到)，所述振荡器信号具有与工作频率对应的振荡器周期；

测量接收到的位流内的位持续时间的时间步长的有理数；

在校准时钟信号的激活边缘的每次生成之后，计算与下一激活边缘之前的分离时间对应的时间步长的整数和小数；

将振荡器信号(到)变换为时钟信号(CK)，所述时钟信号的激活边缘与至少一个振荡器信号(到)同相，两个连续激活边缘由与时间步长的整数成比例的时间段分离；

计算与时间步长小数部分成比例的时间延迟，其中该时间步长小数部分对应于时间步长的小数；和

将时钟信号(CK)的下一激活边缘延迟所述计算的延迟，所述下一激活边缘与至少一个振荡器信号不同步。

2.如权利要求1所述的方法，其中延迟时钟信号是通过提供多个延迟信号(D₀到D_M+L)并且通过选择所述多个延迟信号之一以获得校准时钟信号(CKU)来产生的，每个延迟信号彼此延迟一基本延迟。

3.如权利要求2所述的方法，其中基本延迟在校准模式中被校准，包括下列步骤：

测量最大数目(k)的基本延迟，所述最大数目的基本延迟可被相加以获得低于时间步长的总延迟；和

存储所测量的最大数目(k)，

其中计算延迟是通过将时间步长的小数与最大数目相乘来进行的。

4.如权利要求3所述的方法，其中，在校准模式中，时钟信号被延迟一半的基本延迟，以便提供第一延迟信号。

5.如权利要求1到4之一所述的方法，其中变换振荡器信号包括分频。

6.如权利要求5所述的方法，其中提供振荡器信号包括提供多个相同频率但是被相同相位偏移的振荡器信号(到)，时间步长明显地等于两个连续的偏移的振荡器信号之间的分离时间；和

其中振荡器信号的变换进一步包括选择振荡器信号之一和将时钟信号与所述选择的振荡器信号相同步。

7.如权利要求6所述的方法，其中测量最大数目(k(0)到k(2ⁱ-1))是在每个连续偏移的振荡器信号(到)之间执行的，其中每个最大数目相关于偏移的振荡器信号被存储，并且其中计算延迟是以与用于同步时钟信号的所选择的振荡器信号对应的最大数目执行的。

8.如权利要求1所述的方法，其中测量时间步长的有理数在校准模式期间通过下列步骤执行：

测量数据总线上由在接收到的位流中的一位或多位分离的两位之间的振荡器周期的数目；

通过将所测量的振荡器周期的数目除以分离位的数目来计算所述有理数。

9.一种提供校准时钟信号(CKU)的时钟恢复电路(7)，包括：

自由工作振荡器(51)，提供与时间步长相关的至少一个振荡器信号(到

测算电路(10)，用于测量接收到的位流内的位持续时间，所述测算电路提供时间步长的有理数；

计算部件(30和40)，用于接收时间步长的有理数，并且计算校准时钟信号的两个连续激活边缘之间的时间步长的整数和小数；

信号合成器(50)，用于在输出端提供具有由时间步长的整数分离的两个连续激活边缘的时钟信号(CK)，所述时钟信号(CK)的激活边缘在所述至少一个振荡器信号(到)上同步；和

位于信号合成器(50)的输出端处的延迟电路(60)，所述延迟电路(60)在输出端提供与具有被延迟时间步长的小数的激活边缘的时钟信号对应的校准时钟信号(CKU)。

10.如权利要求9所述的时钟恢复电路，其中，延迟电路(60)独立于振荡器(51)。

11.如权利要求9或10所述的时钟恢复电路，其中延迟电路(60)包括多个串联连接的基本延迟电路(61₁到61_M+L)、以及用于选择在所述基本电路之一的输出端的信号的选择电路(62₀到62_M+L，68)，每个基本延迟电路将所述信号延迟一基本延迟(δt)。