[发明专利]Sigma Delta型模数转换器

说明书

技术领域

本发明的一方面涉及响应于模拟输入信号而提供数字输出采样流(stream of digital output samples)的Sigma Delta型模数转换器。例如，模数转换器可以形成为包括其它功能元件的集成电路的一部分。本发明的其他方面涉及接收器、控制模数转换器的方法、以及用于包括模数转换器的接收器的计算机程序产品。

背景技术

L.J.Breems所著的教科书″Continuous-Time Sigma-Delta Modulationfor IF A/D Conversion in Radio Receivers″(ISBN)涉及Sigma Delta型模数转换器。基本上，Sigma-Delta调制器由环路滤波器、低分辨率量化器和反馈环路构成，环路滤波器执行噪声整形，低分辨率量化器过采样。环路滤波器可以是低通或带通滤波器。一阶低通滤波器是离散时域中的累加器或连续时域中的积分器。采用更高阶Sigma Delta调制器实现更高效的噪声整形，高阶Sigma Delta调制器具有更多的累加器/积分器级。通过Sigma Delta调制器之后的抽取滤波器过滤掉高频量化噪声。

发明内容

根据本发明的一方面，响应于模拟输入信号而提供数字输出采样流的Sigma Delta型模数转换器具有以下特征。所述模数转换器包括具有死区的量化器。所述量化器在接收幅度处于死区的输入信号时提供具有中性值的数字输出采样。在所述模数转换器内的反馈路径仅仅响应于具有与中性值不同的值的数字输出采样而提供反馈动作。

本发明考虑到以下方面。Sigma Delta型模数转换器利用时钟信号形成响应于模拟输入信号的数字输出采样流。实际上，在所述时钟信号中存在抖动。抖动是时间不精确的一种形式。在固定时间格(time grid)上没有准确产生时钟信号的上升沿和下降沿。边沿以随机方式可能比要求的略微早或迟一点发生。这个原因导致在数字输出采样流中出现随机误差。也即，时钟信号中的抖动将导致在输出信号中的噪声。时钟抖动恶化了信噪比。

依照本发明的上述方面，Sigma Delta型模数转换器包括具有死区的量化器。所述量化器在接收幅度处于死区的输入信号时提供具有中性值的数字输出采样。在所述模数转换器内的反馈路径仅仅响应于具有与中性值不同的值的数字输出采样而提供反馈动作。也即，对具有中性值的数字输出采样没有反馈动作。

由于死区，在时钟信号中将产生时钟周期，每一个时钟周期包括不会导致任何反馈动作的上升沿和下降沿。在时钟信号中仅仅某一比例的时钟周期将导致反馈动作。符合具有中性值的数字输出采样的时钟周期的边沿不会导致任何反馈动作。这防止这些边沿引入随机误差，以及因此防止在数字输出信号流中引入噪声。结果，所述模数转换器对时钟抖动相对不敏感。基于这些原因，本发明允许相对较好的信噪比。

下列方面进一步贡献于相对较好的信噪比。所述中性值构成额外的量化电平。量化电平的数量(number)越大，对于给定的过采样系数可实现的信噪比就越高。例如，假定依据本发明的模数转换器提供三级数字输出采样，该三级数字输出采样可以具有值“+1”、“-1”或“0”。仅仅是中性值“0”的存在，就允许相对于提供二进制输出采样的常规的SigmaDelta型模数转换器信噪比改进了大概5.2分贝(dB)，该二进制输出采样中只存在两个不同的值。

本发明的另一优点涉及下列方面。具有相对低度抖动的时钟信号要求仔细设计，尤其是在集成电路实现中。要求的抖动的程度越低，设计就越复杂，并且因此设计成本也越昂贵。并且，要求的抖动的程度越低，时钟电路消耗的功率越大，并且这些电路也越庞大。如上文解释的那样，本发明允许Sigma Delta型模数转换器对时钟信号中的抖动相对不敏感。因此，所述模数转换器接收的时钟信号可以具有与常规的模数转换器相比更高的抖动程度。这就减轻了设计工作，减少了功率消耗，并允许采用在集成电路实现中需要占用更少的芯片面积的更小的时钟电路。由于那些原因，本发明可实现成本效率和功率效率。

下列方面进一步贡献于成本效率。Sigma Delta型模数转换器通常包括噪声整形滤波器。所述模数转换器的信噪比取决于所述噪声整形滤波器。通常表现为噪声整形滤波器的阶数越高，信噪比就越好。上文解释了仅仅存在所述中性值就允许改进信噪比。因此，依据本发明的模数转换器可为所要求的信噪比提供比常规模数转换器更低阶的噪声整形滤波器。所述噪声整形滤波器的阶数越低，其复杂程度越低，并且因此噪声整形滤波器的成本就越少。