[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种用于增强MOSFET(金属氧化物半导体场效应晶体管)的性能和可靠性的技术，其中该MOSFFET利用高介电常数材料作为栅绝缘膜且利用硅化物材料作为栅电极。

背景技术

随着需要越来越小的晶体管的尖端CMOS(互补MOS)的发展，引起了许多问题，由于多晶硅(poly-Si)电极的耗尽导致驱动电流衰退，并且由于栅绝缘膜变薄导致栅漏电流增加。考虑到这些问题，研究了下述结合技术，即，通过采用金属栅电极以避免电极耗尽，以及通过利用高介电常数材料作为栅绝缘膜而增加物理膜厚度以降低栅漏电流。

考虑用于金属栅极的材料包括纯金属、金属氮化物和硅化物，但是在任何情况下，都需要(1)N型MOSFET和P型MOSFET的阈值电压(Vth)应该允许设定为适当的电平，(2)在形成金属栅电极时栅绝缘膜不应该退化，以及(3)栅电极的电阻率应该足够低。

对于尖端CMOS器件中以显著低功率工作的器件，组成该器件的CMOS晶体管的阈值电压(Vth)设定为从±0.25到±0.5eV。为了实现该Vth电平，对于N型MOSFET，需要使用功函数不大于Si的中间带隙(4.6eV)、且希望为4.5至4.3eV的栅极材料；并且对于P型MOSFET，需要使用功函数不小于Si的中间带隙(4.6eV)、且希望为4.7至4.9eV的栅极材料。

作为实现该目标的方式，提出了通过分别使用具有不同功函数的不同金属或合金作为N型MOSFET和P型MOSFET的电极来控制晶体管Vth的方法(双金属栅技术)。

例如，在非专利文献1(International electron devices meetingtechnical digest 2002，359页)中指出：形成在SiO₂上方的Ta和Ru的功函数分别为4.15eV和4.95eV，并且在这两个电极之间可以存在0.8eV的功函数调制。

作为另一种双金属栅技术，提出了下述技术：在栅绝缘膜上方形成包括具有大约为硅或其硅化物的中间带隙的有效功函数的高熔点材料的栅极图案；通过离子注入将彼此不同类型的杂质加入到P型MOSEFT的电极部分和N型MOSFET的电极部分；随后通过高温退火分别制造有效功函数不同的MOSFET。这种技术包含的特征在于：可以采用与现有技术实质相同的工艺，仅有的不同是用高熔点金属或其硅化物代替了多晶硅。

作为另一种这样的技术，在非专利文献2(International electrondevices meeting technical digest 1985，415页)中公开了以下技术：将具有比其化学计量组成中更多的硅(Si)含量的Mo硅化物用作栅极，并且通过离子注入分别向P型MOSFET的电极部分和N型MOSFET的电极部分加入B和As，而将有效功函数控制在4.2至5.1eV的范围内。

作为与之相关的技术，在专利文献1(日本专利申请特开No.8-130216)中公开了下述技术：在形成由具有比其化学计量组成中更多的Si含量的W硅化物组成的栅极图案之后，利用该图案作为掩模通过离子注入形成源/漏区；在栅极的上表面的上方和源/漏区的上表面的上方形成Ti膜；并通过对该膜进行热处理在栅电极的上表面的上方和源/漏区的上表面的上方形成Ti硅化物。其指出：这种技术能够有助于提高栅电极对基体的粘附牢固性和降低阻抗。

作为另一种双金属栅技术，全硅化物技术现在引起了注意，其中：多晶硅电极用Ni或其它一些金属被全硅化以形成栅电极。该技术的特征在于：其允许在高温热处理之后进行多晶硅电极图案的自对准硅化，以活化CMOS源/漏区中的杂质。为此，其与常规CMOS工艺更兼容，并且由于不需要移除在栅绝缘膜上叠置的膜，所以可以抑制对栅绝缘膜的损害。

在非专利文献3(International electron devices meeting technicaldigest 2002，247页)和非专利文献4(International electron devicesmeeting technical digest 2003，315页)中，公开了下述技术，其中通过利用SiO₂作为栅绝缘膜和利用Ni硅化物电极(掺杂P的NiSi；掺杂B的NiSi)作为栅电极，能够最大程度上调制功函数0.5eV，其中通过用Ni来全硅化以杂质P和B所掺杂的多晶硅电极图案来形成所述的Ni硅化物电极。