[发明专利]半导体衬底、半导体器件和半导体衬底的制造方法

说明书

技术领域

本发明涉及在绝缘体层上具有半导体层的半导体衬底、使用该半导体衬底的半导体器件以及制造该半导体衬底的方法。更具体地，本发明涉及一种半导体衬底及其类似物，该半导体衬底采用如下构造：在表面附件从表面侧开始依次形成第一绝缘体层和第二绝缘体层，所述第一绝缘体层具有均匀的深度分布；夹在第一和第二绝缘体层之间的半导体层在预定位置具有厚部，以便于当夹在两个绝缘体层之间的半导体层形成厚部时对在半导体层中在表面侧形成的电子器件进行设计。

背景技术

现有技术建议在绝缘体上硅(SOI)衬底上形成光波导，从而利用该光波导实现SOI衬底中形成的功能区域之间的光通信。

例如，日本专利申请公开No.2002-14242和2002-323633公开了，通过将作为SOI衬底的绝缘体层的预置氧化硅膜用作下部包层，处理作为SOI衬底的半导体层的硅层以形成核芯，然后在SOI衬底的表面上沉积氧化硅膜以形成上部包层，从而得到折射率差较大的光波导。

如果按照上述日本专利申请公开No.2002-14242和2002-323633中所述在SOI衬底上形成光波导，则表面侧硅层用作光波导的核芯。因此，无法在SOI衬底中形成光波导的位置上形成电子器件，这对于使用例如SOI衬底的片上系统(system-on-chip，SOC)的小型化是不利的。

因此，可以构思采用如下一种SOI衬底(下文称为“双结构SOI衬底”)：在表面附近两次形成绝缘体层，以使这两个绝缘体层和夹在它们之中的半导体层可以构成光波导。图1示出了其中形成有光波导的双结构SOI衬底50的构造。

双结构SOI衬底50具有如下构造：在硅衬底51上，经由绝缘膜(氧化硅膜)52形成硅层(单晶硅膜)53，然后在硅层53上，经由绝缘膜(氧化硅膜)54形成硅层(单晶硅膜)55。

在此情况下，形成的下层绝缘膜52具有均匀的深度分布，而另一方面，形成的上层绝缘膜54具有不均匀的深度分布，以使夹在绝缘膜52和54之间的硅层53沿预定路线形成一个厚部。这里，由于硅(Si)的折射指数为3.5而二氧化硅(SiO₂)的折射指数为1.5，因此硅层53的厚部提供了核芯，并且对应于该厚部的绝缘膜52和54提供了包层，从而沿预定路线形成了光波导56。

图2示出了一种半导体器件，其中，在双结构SOI衬底50的表面侧的硅层55上，形成构成中央处理单元(CPU)、存储器等的电子器件57(例如，MOS器件等)。

由于绝缘膜52和54以及夹在其间的硅层53构成了双结构SOI衬底50中的光波导56，因此电子器件57甚至可以形成在光波导56的正上方的硅层55上。因此，通过采用这种双结构SOI衬底50，可使SOC器件小型化。

然而，在双结构SOI衬底50中，上层绝缘膜54具有不均匀的深度分布，使得表面侧硅层55厚度不均匀。因此，当在硅层55上形成例如MOS器件时，很难使在对应于光波导56的硅层55的薄部上形成的MOS的特性与在不对应光波导56的硅层55的厚部上形成的MOS器件的特性相匹配。此外，具有不同特性的各种MOS器件混用增加了设计电子器件的整体复杂性。

发明内容

本发明的一个构思涉及一种半导体衬底，其特征在于，所述半导体衬底从表面侧依次包括第一半导体层、第一绝缘体层、第二半导体层和第二绝缘体层，其中：所述第一绝缘体层具有均匀的深度分布；所述第二半导体层在预定位置具有厚部。

在本发明中，半导体衬底从表面侧依次包括第一半导体层、第一绝缘体层、第二半导体层和第二绝缘体层。上层的第一绝缘体层具有均匀的深度分布，并且第二半导体层在预定位置具有厚部。在此情况下，为了在第二半导体层中提供厚部，下层的第二绝缘体层具有不均匀的深度分布。该厚部构成了例如光波导，并且通过沿预定路线形成厚部，沿预定路线形成了光波导。

例如，本发明的半导体衬底如下制造。首先在半导体衬底上形成预定图案化掩膜的条件下将氧离子注入半导体衬底，然后对半导体衬底进行热处理，从而形成具有不均匀的深度分布的第二绝缘体层。接下来，在将预定图案化掩膜从半导体衬底去除的条件下，将氧离子注入半导体衬底，然后对半导体衬底进行热处理，从而在第二绝缘体层上形成具有均匀深度分布的第一绝缘体层。