[发明专利]低延迟和小存储器占用区的画面缓冲有效
申请号: | 200680040932.2 | 申请日: | 2006-11-30 |
公开(公告)号: | CN101300851A | 公开(公告)日: | 2008-11-05 |
发明(设计)人: | D·吴;C·J·鲍;S·吴 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H04N7/26 | 分类号: | H04N7/26 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 黄睿;王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 延迟 存储器 占用 画面 缓冲 | ||
技术领域
本发明涉及媒体处理,具体地涉及用于低延迟和小存储器占用区的画面缓冲的媒体处理设备、系统和方法。
背景技术
一个国际视频编码标准是H.264/MPEG-4先进视频编码(AVC)标准,其由国际电信联盟(ITU)的视频编码专家组与国际标准化组织和国际电工技术委员会的运动图像专家组(MPEG)共同研发并颁布。AVC H.264/MPEG-4AVC标准提供用于很多种应用的编码,这些应用包括电视电话、电视会议、电视、流式视频、数字视频创作及其它视频应用。该标准还提供用于为以上提到的视频应用的存储应用的编码,所述存储应用包括硬盘和DVD存储器。
发明内容
本发明的实施例提供了一种媒体处理设备,包括:媒体处理节点,其用于接收已解码视频帧,所述媒体处理节点选择性地输出并选择性地缓冲所述已解码视频帧,其中所述媒体处理节点包括缓冲器模块,所述缓冲器模块用于:判断所述已解码视频帧是否具有等于2的画面顺序计数类型;如果所述已解码视频帧具有等于2的画面顺序计数类型,则输出所述已解码视频帧;并且如果所述已解码视频帧不具有等于2的画面顺序计数类型,则将所述已解码视频帧存储在已解码画面缓冲器中。
本发明的实施例提供了一种媒体处理系统,包括:媒体源节点;通信介质;以及通过所述通信介质与所述媒体源节点通信的媒体处理节点,其用于接收已解码视频帧,所述媒体处理节点选择性地输出并选择性地缓冲所述已解码视频帧,其中所述媒体处理节点包括缓冲器模块,所述缓冲器模块用于:判断所述已解码视频帧是否具有等于2的画面顺序计数类型;如果所述已解码视频帧具有等于2的画面顺序计数类型,则输出所述已解码视频帧;并且如果所述已解码视频帧不具有等于2的画面顺序计数类型,则将所述已解码视频帧存储在已解码画面缓冲器中。
本发明的实施例提供了一种媒体处理方法,包括以下步骤:判断已解码视频帧是否具有等于2的画面顺序计数类型;如果所述视频帧具有等于2的画面顺序计数类型,则输出所述已解码视频帧;并且如果所述已解码视频帧不具有等于2的画面顺序计数类型,则将所述已解码视频帧存储在已解码画面缓冲器中。
本发明的实施例提供了一种媒体处理装置,包括:用于判断已解码视频帧是否具有等于2的画面顺序计数类型的模块;用于如果所述视频帧具有等于2的画面顺序计数类型,则输出所述已解码视频帧的模块;以及用于如果所述已解码视频帧不具有等于2的画面顺序计数类型,则将所述已解码视频帧存储在已解码画面缓冲器中的模块。
附图说明
图1示出了媒体处理系统的一个实施例。
图2示出了媒体处理子系统的一个实施例。
图3示出了第一逻辑流程的一个实施例。
图4示出了第二逻辑流程的一个实施例。
具体实施方式
各种实施例可以整体针对用于已解码画面缓冲的低延迟、小存储器占用区方案。现在将详细参考如在附图中所示的这些实施例的说明。尽管这些实施例可以是结合这些附图来说明的,但并不是意图将它们限于在此公开的附图。与此相反,其意图是覆盖在如所附权利要求所限定的所述实施例的范围内的全部可选方案、变型和等价物。
各种实施例通常针对不同标准,例如诸如符合H.264的解码标准。例如,与H.264解码相对照地,一个实施例选择性地输出并选择性地缓冲已解码视频帧。具体的,当用于已解码画面帧的画面顺序计数(picture ordercount,POC)类型等于2时,每一画面的解码顺序(例如,帧编号)与其显示顺序成比例。对于这种例子,已解码帧可以在对其解码之后立即输出,并且如果其被随后的帧参考,则可以将其仅存储在缓冲器中。这种布置减小了输出一个帧时的延迟和缓冲器所需的存储器。因此,根据一个实施例的解码器操作可以展现改进的性能。例如,对于以兆赫兹(MHz)测量的给定CPU能力而言,由于借助于更快的芯片上存储器资源的有效使用而减小的存储器存取损失,使得帧速率可以增加。实施例不限于该范围。
图1示出了系统的一个实施例。图1示出了系统100的框图。例如,在一个实施例中,系统100可以包括具有多个节点的媒体处理系统。按照给定的一组设计参数或性能约束所期望的,节点可以包括用于在系统100中处理和/或传输信息的任何物理或逻辑实体,并可以实现为硬件、软件或其任何组合。尽管图1是以特定拓扑结构中有限数量的节点来示出的,但可以理解,系统100可以包括按照对于给定实现所预期的、在任何类型的拓扑结构中的更多或更少的节点。实施例不限于该范围中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680040932.2/2.html,转载请声明来源钻瓜专利网。