[发明专利]具有用于间距倍增的间隔物的掩膜图案及其形成方法

说明书

相关申请案的交叉参考

本申请案涉及以下：2004年9月2日申请的颁发给阿巴切夫(Abatchev)等人的标题为“使用间距倍增的集成电路制造方法”(Method for Integrated Circuit FabricationUsing Pitch Multiplication)的第10/934,778号美国专利申请案；和2005年3月15日申请的颁发给阮(Tran)等人的标题为“相对于光刻特征的间距减小的图案”(Pitch ReducedPatterns Relative To Photolithography Features)的第60/662,323号美国专利临时申请案。

技术领域

本发明大体上涉及集成电路制造，且更确切地说涉及掩膜技术。

背景技术

由于许多因素，包括对增加的便携性、计算能力、存储器容量及能效的需求，因此不断将集成电路制造得更加密集。不断减小形成集成电路的组成特征(例如，电装置及互连线)的大小以促进此缩放。

减小的特征大小的趋势(例如)在例如动态随机存取存储器(DRAM)、快闪存储器、静态随机存取存储器(SRAM)、铁电(FE)存储器等的存储器电路或装置中是显而易见的。这些存储器装置通常包含数百万个称为存储器单元的相同电路元件。例如常规DRAM中的基于电容器的存储器单元通常由两个电装置组成：存储电容器及存取场效应晶体管。每一存储器单元是可存储一个位(二进制数字)的数据的可寻址位置。位可通过晶体管写入到单元且可通过感测电容器中的电荷来读取。一些存储器技术使用可既充当存储装置由充当切换器的元件(例如，使用经银掺杂的硫属化物玻璃的树枝状存储器)，而一些非易失性存储器并不是对每一单元均需要切换器(例如磁电阻RAM)。通常，通过减小构成存储器单元的电装置的大小及存取存储器单元的导线的大小可使存储器装置变得更小。另外，可通过在存储器装置中的给定面积上装配更多存储器单元来增加存储容量。

特征大小的不断减小对用于形成所述特征的技术提出甚至更高的要求。举例而言，通常用光刻来使例如导线的特征图案化。当图案包括如阵列中的重复特征时，间距的概念可用于描述这些特征的大小。间距定义为两个相邻特征的相同点之间的距离。这些特征通常由相邻特征之间的间隔界定，所述间隔一般由例如绝缘体的材料填充。因此，间距可视为特征的宽度与位于所述特征的一侧将所述特征与相邻特征隔开的间隔的宽度的总和。然而，由于例如光学及光或辐射波长的因素，光刻技术每一者均具有最小间距，低于所述最小间距，特定光刻技术无法可靠地形成特征。因此，光刻技术的最小间距是继续减小特征大小的障碍。

“间距加倍”或“间距倍增”是一种使光刻技术的能力扩展超出其最小间距的方法。在图1A-1F中说明且在颁发给劳瑞(Lowrey)等人的第5,328,810号美国专利中描述了间距倍增方法，所述专利的全部揭示内容以引用的方式并入本文中。参看图1A，线10的图案是在光致抗蚀剂层中经光刻形成，所述光致抗蚀剂层级于消耗性材料层20上，所述消耗性材料层又位于衬底30上。如图1B所示，接着使用蚀刻(优选各向异性蚀刻)将所述图案转移到层20，从而形成占位符或心轴40。如图1C所示，可剥离光致抗蚀剂线10且各向同性地蚀刻心轴40以增加相邻心轴40之间的距离。如图1D所示，随后将间隔物材料层50沉积于心轴40上。接着在心轴40的侧面形成间隔物60，意即，从另一材料的侧壁延伸或起初形成为从此处延伸的材料。如图1E所示，通过执行间隔物蚀刻(意即，通过优先地、定向地从水平表面70与80蚀刻间隔物材料)来完成间隔物的形成。如图1F所示，接着移除剩余心轴40，仅留下间隔物60，其一起充当用于图案化的掩膜。因此，在给定间距原先包括界定一个特征及一个间隔的图案的情况下，现在相同的宽度包括两个特征及两个间隔，其中所述间隔由(例如)间隔物60界定。因此，有效地降低光刻技术可能实现的最小特征大小。

虽然在以上实例中间距实际上是减半的，但常规上将间距的这种减小称为间距的“加倍”，或更通常称为间距“倍增”。因此，常规上因某一因素而引起的间距“倍增”实际上涉及通过所述因素减小间距。本文保留所述常规术语。

应了解，蚀刻工艺可以不同速率移除表面的不同部分。举例而言，由于局部温度差异可引起局部蚀刻速率的差异，因此心轴40的修整蚀刻可能会横跨衬底而以不同速率蚀刻心轴40的侧壁。这些非均匀性接着可转移到形成于侧壁上的间隔物60，且最终导致使用间隔物60在衬底30中图案化的特征的非均匀性。