[发明专利]具有嵌入式浮动栅极的快闪存储器

说明书

技术领域

本发明涉及存储器装置，且具体地说，涉及一种形成有嵌入式栅极结构的快闪存储器装置。

背景技术

现今已有多种计算机存储器装置可用于电路中。典型的计算机存储器装置是DRAM电路，其提供高密度存储器存储装置。对于所有存储器装置，都需要增加每块芯片面积上的存储器装置的密度。遗憾的是，随着存储器装置的密度增加，实际的实体装置尺寸变小，其引起泄漏问题和类似问题。

一种在过去几年中已经变得相当普及的存储器装置是快闪存储器装置。快闪存储器具有允许整体擦除所有单元的优点，且还具有处理方面的优点，即所述快闪存储器通常不需要电容器作为存储装置。因此，由于组件要求较少，所以可形成较高密度的单元。

典型的快闪存储器包括晶体管，其具有两个栅极结构。第一栅极结构通常包括存储有电荷的浮动栅极。所述浮动栅极还充当晶体管栅极，从而在衬底的源极/漏极区域之间形成导电路径。控制栅极通常位于邻近所述浮动栅极处，但通过绝缘体与浮动栅极分隔开。在所述控制栅极上施加第一电压导致电荷隧穿通过电介质，并存储在所述浮动栅极中。当电荷存储在浮动栅极中时，晶体管是不导电的，且当电荷未存储在所述浮动栅极中时，(例如)可通过施加通过电压信号(pass voltage signal)，使所述晶体管导电。因此，存储在浮动栅极中的电荷的状态指示快闪存储器单元的逻辑状态。

虽然快闪存储器在许多应用中尤其通用，且由于所需的处理步骤较少，所以还可以更高效的方式制造，但仍非常需要能够增加快闪存储器装置的密度。因此，越来越需要能够使存储器装置更小，且以使泄漏和其它相关问题减少的方式来使存储器装置更小。

随着快闪存储器单元的横向尺寸减小，晶体管且特别是选择栅极的沟道长度也减小。随着沟道长度减小，沟道中可能出现漏电流，且浮动栅极的行为也可能改变。因此，随着横向尺寸减小，快闪存储器的可靠性可能降低。

根据前文所述，显然目前正需要一种实体尺寸更小以便允许更高密度的快闪存储器的快闪存储器设计。为此，需要一种快闪存储器设计，其使个别快闪存储器单元的总占用面积减小，但不会实质上增加出现在单元内的漏电流。

发明内容

本发明的存储器装置满足上文提及的需要，在一个特定实施方案中，所述装置包含衬底，其中两个源极/漏极区域形成于所述衬底中且邻近于第一表面。在此特定实施方案中，存储器装置还包含嵌入式存取栅极，其经形成以便延伸到所述衬底中且插入所述两个源极/漏极区域之间。在此特定实施方案中，所述嵌入式存取装置界定浮动栅极结构且还导致所述两个源极/漏极区域之间形成导电沟道，其从所述衬底的第一表面嵌入。接着，控制栅极结构形成于所述嵌入式存取装置的上表面上。在此特定实施方案中，形成所述控制栅极结构和所述浮动栅极结构，以允许电荷选择性地存储于所述浮动栅极结构中且从所述浮动栅极结构中移除，以便选择性地改变所述导体沟道的状态，从而提供快闪存储器单元的存储器状态的指示。

由于导电沟道由嵌入式存取栅极结构的外围界定，所以通过具有嵌入式存取栅极结构，存储器装置的总大小可减小，而源极/漏极区域之间的漏电流无明显增加。同样，导电沟道的沟道长度并不因为装置的横向尺寸的减小而成比例地减小。在一个实施例中，可因此制造出高密度快闪存储器装置，而不会因此对应地减小个别快闪存储器单元的可靠性。

另一方面，本发明包括一种在衬底中形成存储器装置的方法，其中所述方法包含以下动作：在衬底中形成浮动栅极，使得所述浮动栅极中能够存储电荷，且其中所述浮动栅极向内延伸到所述衬底中，且电容耦合到所述衬底，使得在所述第一电荷状态下，第一导体沟道穿过所述衬底围绕所述浮动栅极的外围而形成。所述方法进一步包括使控制栅极定位在所述浮动栅极上并与其电容耦合的动作，其中在衬底与控制栅极之间施加电压允许浮动栅极的电荷状态发生变化。

通过定位嵌入式存取栅极或浮动栅极结构使其延伸到衬底中，从而围绕衬底的外围界定沟道，可以增加源极/漏极区域浮动栅极之间的沟道长度，而不会实质上增加快闪存储器单元结构的总尺寸。从结合附图所进行的以下描述中，本发明的这些和其它目的和优点将变得更加明显。

附图说明

图1A到图1C是半导体衬底的俯视图和横截面图，其说明嵌入式存取栅极结构的形成，所述嵌入式存取栅极结构将形成第一所说明实施例中的快闪存储器装置的浮动栅极；

图2A和图2B是图1A中的结构的俯视图和横截面图，其说明邻近的嵌入式存取栅极结构的隔离；

图2C和图2D是横截面图，其说明控制栅极结构形成于第一所说明实施例中的快闪存储器装置的浮动栅极结构上；