[发明专利]印刷布线基板及印刷布线基板的制造方法

说明书

技术领域

本发明涉及具有2层以上的布线层、内置IC或传感器等部件的多层布线基板，尤其涉及能显著地提高布线层的生产性的印刷布线基板及印刷布线基板的制造方法。

技术背景

以前是把以晶片工艺制造的元件和外部的电路或设备电连接，从外部进行来自该元件的信号传递及对元件的供电，因而使用封装基板。以前的封装基板如图1所示，是采用把分立的IC芯片101装载在其上形成再布线层102的比IC芯片大的基板103上面，以金线104等连接再布线层102和IC芯片101。

还有，以前，如图2所示，也采用在裸芯片IC101上形成金属突出部105，将其用各向异性导电粘接剂106实装在其上形成了再布线层102的基板上的封装方式。

然而，随着近几年的便携电子设备的多功能化，也要求半导体器件进一步小型化，其中大多是焦点在于封装的小型化，而IC的高集成化还在其次。

近几年，作为最终的小型封装件，正在开发只以积累法构成的晶片级·芯片尺度封装件(以下称为「WLCSP」)。该WLCSP如图3所示，是以硅晶片101作为地基，在IC101上面直接以积累法形成布线(再布线层102)，是封装件尺寸与芯片尺寸相等的最小的封装件。

可是，根据实装基板的端子间距的尺寸，在封装件上能配置的端子数受到限制，因而WLCSP的适用限于管脚数少的元件。作为扩大这种WLCSP的制约的技术，提出了芯片内置基板。该芯片内置基板是对载置在基板上的IC芯片只以积累技术构筑再布线层。

如上述芯片内置基板那样，没有芯核而只以积累法形成的布线基板适合作为用于连接以晶片工艺技术制作的具有微细布线的元件的基板。可是，该制作工艺的成本与一般印刷基板，即，对铜箔进行蚀刻而制作电路，通过粘接而多层化的东西相比，是极高的。还有，芯片内置基板的加工，需要按必要的布线层的数按次序进行，所以制作所需要的期间变长，还有，成品率也按工序数的量而积累，往往会变低。

还有，在以聚酰亚胺作为基底，把这些布线积层而多层化了的多层基板中，可以使同一层内的布线高精细化，不过，层间的连接依赖于机械的位置对准精度。因此，在这种多层基板中，对于层间连接部，需要考虑到层间的对准误差的设计，这对通路(贯通电极)的间距产生制约。

发明内容

本发明在于提供能以容易的工序制作，并且不会导致成本的上升、成品率的降低，实装了高精细的部件的多层印刷布线基板，并且提供这种印刷布线基板的制造方法。

如上所述，芯片内置基板那样的构造的只以积累法形成的布线基板，工序多，造价高。另一方面，能进行芯片实装的印刷基板虽然能进行同一层内的微细化，但在多层化时，依赖于对准的精度，因而难以成为高精细的东西。

对此，本发明所涉及的印刷布线基板具有以下构成中的任意一种，从而能提供以容易的工序实装高精细的部件而成的多层的印刷布线基板。

〔构成1〕

本发明为印刷布线基板，其特征在于，具备：由具有粘接性的绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；与该带布线基材的导电层连接，贯通绝缘基材，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及具有与在半导体基板上形成的电极连接的再布线部的半导体装置，半导体装置以再布线部与贯通电极连接，埋入到带布线基材的绝缘基材中，半导体装置的再布线部和带布线基材构成了再布线层。

根据本构成，能提供以容易的工序实装高精细的部件而成的多层布线基板。

〔构成2〕

本发明为印刷布线基板，其特征在于，具备：由绝缘基材及在该绝缘基材的一个面上形成的导电层组成的至少一个带布线基材；在该绝缘基材的另一个面上形成的粘接层；与带布线基材的导电层连接，贯通绝缘基材及粘接层，面对该绝缘基材的另一个面的由导电性浆组成的贯通电极；以及具有与在半导体基板上形成的电极连接的再布线部的半导体装置，半导体装置以再布线部与贯通电极连接，埋入到粘接层中，半导体装置的再布线部和带布线基材构成了再布线层。

根据本构成，能提供以容易的工序实装高精细的部件而成的多层布线基板。

〔构成3〕

在具有上述〔构成1〕或上述〔构成2〕的印刷布线基板中，其特征在于，具备夹隔半导体装置而与带布线基材对着的支承基板，在带布线基材和支承基板之间，在除了半导体装置的设置区域以外的区域配置了隔离片。

根据本构成，由于配置了隔离片及支承基板，因而能抑制绝缘基材或粘接层的流动，能减少翘曲。