[发明专利]微电子组件及其形成方法

说明书

技术领域

本发明大体涉及一种微电子组件以及形成微电子组件的方法，尤 其涉及一种在螺旋电感器下形成气穴(air cavity)的方法。

背景技术

集成电路形成在半导体衬底或晶圆上。然后晶圆被切割成微电子 晶片，或者半导体芯片，每一个晶片载有各自的集成电路。每个半导 体芯片被安装到封装或承载衬底上，而封装或承载衬底通常安装在母 板上。

集成电路的完成包括多个工序工序步骤以及在半导体衬底上形成 各种器件。根据半导体芯片的意图用途，在半导体衬底上形成的器件 中的一个可以是电感器。螺旋电感器经常被用于射频(RF)器件，并且典 型地包括在电介质材料之上形成的薄金属线圈。使用时，电感器经常 经历与衬底中的半导体材料的电感耦合，这种现象对电感器的“品质 因数”或“Q因数”产生不利影响，并因此妨碍器件的性能。

为了将这种耦合最小化并增加Q因数，可增加在电感器下面的电介 质层的厚度。但是，不管电介质层的厚度是多少，仍发生可观量的耦 合。已经做了在电感器下面生成气穴的尝试，但是，气穴不能被密封， 并且在随后的工序步骤例如清洁或切割期间，气穴可能被污染。此外， 气穴的大小和形状难以控制。该气穴经常显著地减少半导体芯片的机 械强度，因此结果是在封装或运输期间可能损坏半导体芯片。也可以 增加电感线圈的厚度来减少电感器的电阻，从而增加Q因数。但是，增 加线圈的厚度会加大尺寸并增加器件的制造成本。

因此，希望增加电感器的Q因数而没有被污染的危险。此外，希望 在半导体芯片中保持足够的机械强度，以经受住后续的工序步骤。另 外，结合附图和上述的技术领域和背景技术，根据随后的详细描述和 所附权利要求，本发明的其它有益特点和特征将变得显而易见。

发明内容

提供一种用于形成微电子组件的方法。该方法包括：在半导体衬 底上形成第一沟槽和第二沟槽；用蚀刻停止材料填充第一沟槽和第二 沟槽；在半导体衬底上面形成电感器；在蚀刻停止层和半导体衬底的 至少其中一个中形成蚀刻孔，以暴露出第一沟槽与第二沟槽之间的衬 底；通过蚀刻孔，各向同性地蚀刻第一沟槽与第二沟槽之间的衬底， 以在衬底中形成腔；以及在蚀刻孔上面形成密封层将腔密封。

提供设有具有提高的Q因数的电感器的装置。该装置包括：半导体 衬底，其中形成有第一、第二沟槽；蚀刻停止层，位于衬底上和沟槽 中，形成第一、第二蚀刻停止壁，衬底和蚀刻停止层共同形成位于蚀 刻停止层下面且在第一与第二蚀刻停止壁之间的腔，蚀刻停止层具有 将腔与半导体衬底的表面互相连接的蚀刻孔；电感器，位于衬底上面， 该电感器的至少一部分布置在半导体衬底中的腔上面；以及密封层， 形成在蚀刻孔上面。

附图说明

下面将结合附图来描述本发明，其中相同的附图标记表示同样的 元件，并且

图1为半导体衬底的截面侧视图；

图2为图1的半导体衬底在其上表面上已经形成了多个沟槽后的截 面侧视图；

图3为图2的半导体衬底在上表面上形成场氧化物层后的截面侧视 图；

图4为根据本发明实施例从图3的场氧化物层形成的第一、第二横 向蚀刻停止壁的俯视图；

图5为图3的半导体衬底在顶面上已经形成了包括线圈的电感器后 的截面侧视图；

图6为图5的半导体衬底的俯视图，示出线圈相较于第一和第二横 向蚀刻停止壁的布置；

图7为图5的半导体衬底的俯视图，示出电感器；

图8为图5的半导体衬底在其上表面上已经形成了多个蚀刻孔后的 截面侧视图；

图9为图8的半导体衬底的俯视图，示出蚀刻孔相较于第一和第二 横向蚀刻停止壁以及线圈的位置；

图10为图8的半导体衬底经过各向同性蚀刻工序后的截面侧视图；

图11为图10的半导体衬底在其上表面已经形成了密封层后的截面 侧视图；

图12为半导体衬底经过蚀刻工序以暴露出线圈后的截面侧视图；

图13为示出根据本发明另一实施例的横向蚀刻停止壁构造的俯视 图；

图14-图17为示出根据本发明又一实施例的横向蚀刻停止壁构造 的形成的半导体衬底的截面侧视图；

图18为示出根据本发明再一实施例的类似于图11所示的半导体衬 底的截面侧视图。

具体实施方式