[发明专利]使用编译器的线程数据亲和性优化

说明书

技术领域

本文所包含的是受到著作权保护的资料。著作权人不反对任何人复制此专利公开，因为它出现在专利及商标局专利文件或记录中，但在其它方面仍保留所有著作权。

本发明的实施例一般涉及并行处理领域。更具体来说，本发明的实施例涉及多线程环境中的线程数据亲和性。

背景技术

并行处理涉及同时执行两个或两个以上指令线程。使用多个处理器同时进行任务可极大地提高各种应用程序的性能。存在若干并行处理体系结构，包括共享存储器多核处理器、多处理器以及连贯缓冲非统一内存寻址(cc-NUMA)体系结构。在共享存储器多核处理器和多处理器系统中，多个处理元件(例如中央处理器(CPU))由操作系统并行操作，并经由总线互连来访问存储器。

相反，cc-NUMA多处理体系结构具有分为近存储体和远存储体的存储器。在共享存储器多核处理器和多处理器系统中，所有处理元件以相同速度访问公共存储器。在cc-NUMA中，访问与处理元件在相同的处理器板上的存储器(本地存储器)比访问其它处理器板上的存储器(共享存储器)更快，因而使用术语“非统一”。因此，cc-NUMA体系结构对于较大数量的处理元件能远比共享存储器多核处理器和多处理器系统更好地进行缩放。“连贯缓冲NUMA”表示在本地系统中支持高速缓存。在实践方面，大多数大规模NUMA系统是cc-NUMA系统，在本说明书中交替使用NUMA和cc-NUMA。NUMA与cc-NUMA之间的差别对于理解本文所述的本发明的各种实施例没有特别的关联。

图1是示例cc-NUMA体系结构的框图。图1示出节点1-4。较大的并行系统可具有更多节点，但为了简洁起见仅示出四个。每个节点表示为具有作为处理元件5-11示出的一个或多个处理元件(有时又称作“核心”)。每个节点还具有表示为存储器13-16的本地存储器。这只是说明；节点可具有两个以上处理元件以及经由总线连接到这类处理元件的一个以上本地存储器。

一个处理元件本地的存储器对于另一个处理元件可能不是本地的。例如，对于处理元件5，存储器13是本地的并且可快速存取。但是，对于处理元件5，存储器15不是本地的。处理元件5可经由连接节点1和节点3的链路来访问存储器15；但是，这种访问比本地存储器访问具有明显更高的等待时间。从处理元件5访问存储器16甚至具有更高的等待时间，因为必须经过两个独立链路。

因此很明显，希望在本地存储器中具有由执行线程所使用的数据。这种情况的技术术语是“线程数据亲和性”。在多线程系统中，数据可在一个时间由一个处理元件使用，然后在另一个时间由另一个非本地处理元件使用。线程数据亲和性表示将数据移动到采用该数据来执行线程的处理元件本地的存储器的问题。

已经进行了若干尝试来解决线程数据亲和性问题。一种方式是扩展高级编程语言，以便允许由编程人员插入数据分布指示。但是，这种方法损害了程序模型的简单性，并且无法及时处理不规则存储器存取模式。此外，它要求进行额外的编程。

第二种方式采用由操作系统在后台执行的守护程序(demon)(又称作服务)来进行认为适合于由操作系统所执行的应用程序的页迁移。但是，这种方法没有利用页迁移策略与程序语义之间的相关性，并且具有不良响应性。

第三种方式为用户提供可插入程序中以触发页迁移的库例程集合。但是，在进行编译器优化时，这种方法易于在编译时产生副作用。

附图说明

结合附图对本发明的实施例进行作为实例而不是限制的说明，附图中，相似的参考标号表示相似的元件，附图包括：

图1是框图，说明连贯缓冲非统一内存寻址(cc-NUMA)处理平台；

图2是流程图，说明根据本发明的一个实施例的两遍(two-pass)编译；

图3是流程图，说明根据本发明的一个实施例的线程数据亲和性优化；

图4是流程图，说明根据本发明的一个实施例进行优化的程序线程数据亲和性的执行；

图5是框图，说明根据本发明的一个实施例的编译器体系结构；以及

图6是框图，说明根据本发明的一个实施例的示例计算系统。

具体实施方式

两遍编译和剖析工具