[发明专利]双重转换增益栅极及电容器与HDR组合

说明书

技术领域

本发明大致来说涉及半导体成像装置，且特定来说涉及具有像素单元的阵列及用于所述单元的电路的CMOS有源像素传感器(“APS”)成像器。

背景技术

当前存在对用作低成本成像装置的CMOS有源像素传感器成像器的关注。图1显示信号处理系统100，其包括CMOS有源像素传感器(“APS”)像素阵列230，及提供定时及控制信号以使得能够以所属领域的技术人员一般所知的方式读出存储在像素中的信号的控制器232。实例性阵列具有MxN个像素的尺寸，其中阵列230的大小取决于特定应用。使用列并行读出构架一次一行地读出成像器像素。控制器232通过控制行寻址电路234及行驱动器240的操作来选择阵列230中的特定像素行。在列线上向读出电路242提供存储在所选像素行中的信号。然后，使用列寻址电路244连续读出从所述列的每一者读取的像素信号。

图2更加详细地显示图1的系统100的像素阵列230。图2图解说明像素阵列230中的六晶体管(6T)CMOS像素单元10。6T CMOS像素单元10通常包含用于产生及收集由入射在像素单元10上的光产生的电荷的光转换装置23，及用于将电荷从光转换装置23转移到传感节点(通常为浮动扩散区域5)的转移晶体管27。浮动扩散区域5电连接到输出源极跟随晶体管19的栅极。像素单元10还包括：用于将浮动扩散区域5复位到预定电压(显示为阵列像素电源电压Vaa_pix)的复位晶体管16；及用于响应于行选择信号将来自源极跟随晶体管19的信号输出到输出列线的行选择晶体管18。虽然不要求，在此实例性像素单元10中，还可以包括电容器20以增加浮动扩散区域5的电荷存储容量。电容器20的一个板耦合到Vaa_pix，且电容器20的另一个板通过双重转换增益(“DCG”)晶体管21耦合到浮动扩散区域5。虽然也不要求，在此实例性像素10中，还包括高动态范围(“HDR”)晶体管25。HDR晶体管25的一个源极/漏极耦合到Vaa_pix，且HDR晶体管25的另一个源极/漏极耦合到光转换装置23。

在图2中所描绘的CMOS像素单元10中，电子由入射在光转换装置23上的光产生。当激活转移晶体管27时，转移晶体管27将所述电荷转移到浮动扩散区域5。源极跟随晶体管19基于所转移的电荷产生输出信号。所述输出信号与从光转换装置23抽取的电子的数量成比例。当启用DCG晶体管21时，电容器20耦合到浮动扩散区域5，且增加存储能力并充注浮动扩散区域5的转换增益。当启用HDR晶体管25时，Vaa_pix耦合到光转换装置23且从光转换装置23驱离一些电荷，这会增加像素单元10的动态范围。

增加阵列230中像素10的填充因数及电荷存储容量是所需的。然而，包括电容器20及DCG晶体管21及控制所述电容器和DCG晶体管的控制线路要求像素10及/或阵列230中的空间。此外，HDR晶体管25(为增加动态范围)要求像素10及/或阵列230中的空间。存在空间的交易：电容器及晶体管消耗更大的空间，光转换装置23可用的空间更少。为此，在阵列230中包括电容器及晶体管及控制所述电容器和DCG晶体管的控制线路会影响阵列230的填充因数。因此，包括可控制的电容器及晶体管以增加电荷存储容量及动态范围而不显著地影响阵列230的填充因数是所需的。

发明内容

本发明提供一种用于采用双重转换增益(DCG)及高动态范围(HDR)晶体管使像素中的电容器布局及金属布线更加有效的方法及设备。

在本发明的一个方面中，DCG晶体管与HDR晶体管共享一个激活电路。

在本发明的另一方面中，所述共享的激活电路包括用于DCG及HDR晶体管的共用栅极。

在本发明的另一方面中，所述共用栅极还提供用于双重转换增益电路中的电容器的一个板。

在本发明的另一方面中，形成像素电路的多个像素具有相应的由共享的激活电路激活的HDR晶体管，所述HDR晶体管共享一读出电路。

在本发明的另一方面中，为由一对像素形成的一个像素电路中的多个HDR晶体管提供共享激活电路，且为由另一对像素形成的不同像素电路提供DCG电路。

附图说明

根据结合附图提供的对本发明的以下详细阐述，将更容易地了解本发明的这些及其他特征及优点，附图中：

图1是常规APS系统的方块图；

图2是图1的像素阵列的一部分的示意图；

图3是根据本发明的实例性实施例的像素阵列的一部分的示意图；

图4是根据本发明实例性实施例的采样及保持电路的一部分的示意图；