[发明专利]包括复数短乘法器和独立的矢量加载单元的具有集群式SIMD微体系结构的可编程数字信号处理器

权利要求书

1.一种数字信号处理器，其包括：

多个加速器单元，每个所述加速器单元被配置为执行一个或多个专用功能；以及

被耦合到所述多个加速器单元的处理器核心，

其中所述处理器核心包括被配置为执行整数指令的整数执行单元；以及

被耦合到所述多个加速器单元的复数计算单元，其中所述复数计算单元包括复数运算逻辑单元执行流水线，所述复数运算逻辑单元执行流水线包括：

一个或多个数据路径，其中每个数据路径被配置来执行复矢量指令，并且每个数据路径包括复数短乘加器单元，所述复数短乘加器单元被配置来将复数数据值乘以包括{0，+/-1}+{0，+/-i}的数集中的值；以及

被耦合到各复数短乘加器单元的矢量加载单元，其中所述矢量加载单元被配置来每个时钟周期取出复数数据项以供所述复数运算逻辑单元执行流水线中的任意数据路径使用。

2.如权利要求1所述的处理器，其中每个复数短乘加器单元被配置来通过执行二的补码运算将复数数据值乘以包括{0，+/-1}+{0，+/-i}的数集中的值而无需乘法器。

3.如权利要求1所述的处理器，其中所述矢量加载单元包括存储器，所述存储器被配置来存储从先时钟周期中执行的取出操作得到的数据，以供所述复数运算逻辑单元执行流水线中的任意数据路径在后续时钟周期中使用。

4.如权利要求1所述的处理器，其中所述复数运算逻辑单元执行流水线还包括被耦合到所述矢量加载单元并被配置为通过所述复数运算逻辑单元执行流水线中的任意数据路径来管理矢量运算的加载和存储顺序的矢量控制器单元。

5.如权利要求1所述的处理器，其中每个复数短乘加器数据路径被配置为将任何数据自然地解释为具有实部和虚部的复数值数据。

6.如权利要求1所述的处理器，其中所述复矢量指令对具有实部和虚部的复数值数据进行运算。

7.如权利要求1所述的处理器，其中所述复数计算单元被配置为执行单指令多数据(SIMD)指令。

8.如权利要求1所述的处理器，其中所述复数运算逻辑单元执行流水线内的每个数据路径被配置为每个时钟周期执行单个复数运算，所述单个复数运算是矢量指令的一部分。

9.如权利要求8所述的处理器，其中所述整数执行单元被配置为与所述复数运算逻辑单元执行流水线内的任意数据路径执行任意复矢量指令同时地每个时钟周期执行单个指令。

10.如权利要求1所述的处理器，其中所述一个或多个专用功能中的给定的各个功能与对应于不同无线通信标准的基带信号处理相关。

11.如权利要求1所述的处理器，所述处理器还包括多个存储器单元，其中所述多个存储器单元中的每一个、所述多个加速器单元的至少一部分、所述处理器核心以及所述复数计算单元被制造在单个集成电路上。

12.如权利要求11所述的处理器，所述处理器还包括被配置为在所述多个存储器单元、所述多个加速器单元、所述处理器核心和所述复数计算单元之间提供连接的网络。

13.如权利要求12所述的处理器，其中响应于特定整数指令的执行，所述网络被配置为将所述多个存储器单元中的给定存储器单元耦合到所述多个加速器单元中的一个或多个。

14.如权利要求1所述的处理器，其中所述多个加速器单元的至少一些加速器单元是与基带信号处理相关的专用功能的可配置硬件实现。