[发明专利]时间模数转换器用轨对轨延迟线

说明书

背景

时间-数字转换器(TDC)是用于计量脉冲信号的延迟并将此延迟直接转换成数字信号的数字电路。TDC广泛用在精确计时仪器中。TDC可使用在半导体工业中日益盛行的CMOS(互补金属氧化物半导体)工艺来生产。

时间模数转换器(TAD)是一种采用时间-数字转换技术来实现的模数转换器(ADC)。在一类TAD中，首先从输入信号提取出一可变延迟，然后由数字元件来计量(数字化)此延迟。这些数字元件包括形成延迟线的一连串延迟单元(DU)。这些DU可以是例如CMOS倒相器。此方式不同于常规ADC之处在于，输入信号是进入采样级，而不使用任何模拟设备。

在一类TAD中，输入信号被连接到倒相器的正相电源端子Vdd。一时钟控制的脉冲被施加于该延迟线中的第一倒相器的栅极以图通过连接了该输入信号的Vdd端子在输入的脉冲上获得可变的延迟。当在输出脉冲上获得了信号相关的延迟之后，采用时间-数字方式将此延迟数字化。由于不需要任何采样-保持电路，因此全数字设计是可能的。但是，因为延迟线中诸器件有阈值，所以被数字化的输入信号范围是有限的。Vdd端子上低于DU(倒相器)中PMOS和NMOS器件的阈值电压的输入电压产生了转换中的死区。

概要

在一个实施例中，一种TAD采用时间-数字方式来进行模数转换。该TAD包括两条延迟线，这两条延迟线可包括例如CMOS倒相器链。每条延迟线被连接到两条电源线。一条延迟线的诸电源线各自被连接到例如Vdd等的较高电势的电源线以及输入信号电压，而另一条延迟线的诸电源线各自被连接到输入信号电压以及例如Vgnd等的较低电势的电源线。每条延迟线被用来处理一不同范围的输入电压，由此增大了该TAD的动态范围。

每条延迟线可在倒相器链与其输出之间包括一缓冲器。可使用比较器来将输入信号与对应于第一范围输入信号电压的第一阈值电压、并与对应于第二范围输入信号电压的第二阈值电压相比较。

将一时钟控制的脉冲施加于每条延迟线，每条延迟线在其输出处产生信号相关的延迟信号。选择器基于输入信号落入的电压范围选择来自这些延迟线之一的输出的延迟信号。然后滤波器从来自所选延迟线输出的延迟信号估计输入信号电压。

附图简要说明

图1A是根据一个实施例的包括一连串DU的延迟线的示意图。

图1B是示出图1A中DU的更加详细的视图的示意图。

图2是示出采用图1中所示的电路的仿真结果的标绘图。

图3是示出采用图1中所示的电路与一缓冲器电路相组合的仿真结果的标绘图。

图4是根据另一个实施例的倒相器链的示意图。

图5是示出采用图4中所示的电路的仿真结果的标绘图。

图6是示出采用图1中所示的电路与一缓冲器电路相组合的仿真结果的标绘图。

图7是根据一个实施例的可供在TAD中使用的双重延迟线的示意图。

图8是可供随图7中所示的双重延迟线一起使用的比较器的示意图。

图9是采用图7和8中所示的电路的TAD的仿真结果的标绘图。

图10是示出图9中所使用的TAD的电压-延迟响应的标绘图。

具体说明

如上面所描述的，一类TAD采用包括例如CMOS倒相器等的一连串DU的延迟线。在工作中，输入脉冲与输出脉冲之间的延迟时间受输入信号电压的调制。然后在该链中在一采样(积分)时间内输入脉冲通过的DU的数目作为转换数据被输出。

图1A示出可在该TAD中使用的延迟线100，此延迟线100也可称作电压-延迟转换器(VDC)。该延迟线中的诸DU 102可以是CMOS倒相器110，其中每一个CMOS倒相器110可如图1B中所示地包括一PMOS晶体管112和一NMOS晶体管114。在此TAD中，可变延迟是通过使用输入信号116作为此链中诸倒相器的Vdd来引入的。还将一时钟控制的脉冲118施加于该延迟线中的第一倒相器的栅极以图通过连接了该输入信号的Vdd端子在输出脉冲上获得可变的延迟。当在输出脉冲122上获得了信号相关的延迟120之后，采用时间-数字方式将此延迟数字化。

此TAD的一个缺点发生在输入信号低于诸倒相器单元中的PMOS和NMOS器件的阈值电压之时。对图1A中所示的电路100执行过Hspice仿真。对于此次仿真，脉冲时钟频率是4MHz，并且施加了从t＝0μs时为0V到t＝2μs时为2.6V的斜坡信号形式的输入信号(Vin)。