[发明专利]用于在具有快闪程序存储器的微控制器中提供程序断点的机制

权利要求书

1.一种微控制器，其包括：

中央处理器单元(CPU)；

快闪程序存储器，其经由指令总线与所述CPU通信；以及

芯片上调试(OCD)逻辑，其耦合到所述CPU，所述OCD逻辑含有检测指令总线上的预定操作码并用于提供程序断点的逻辑。

2.根据权利要求1所述的微控制器，其中所述预定操作码包括零操作码。

3.根据权利要求2所述的微控制器，其中所述OCD逻辑包括：

检测器，其用于检测所述指令总线上的所述零操作码，其中所述CPU基于所述零操作码而暂停；

旗标模块，其用于从所述检测器接收所述零操作码指示，并用于发信号通知调试工具已检测到所述零操作码。

4.根据权利要求3所述的微控制器，其中所述检测器模块实施以下表达式：

f(inst)＝！(inst[n-1]+...+inst[0])，其中f(inst)是n位指令的函数。

5.根据权利要求3所述的微控制器，其中所述调试工具包含断点列表，并通过将所述检测到的操作码与所述断点列表进行比较来确定所述检测到的操作码是否为真程序断点。

6.一种调试系统，其包括：

调试工具；所述调试工具包含断点的列表；以及

微控制器，所述微控制器包括：中央处理器单元(CPU)；快闪程序存储器，其经由指令总线与所述CPU通信；和芯片上调试(OCD)逻辑，其耦合到所述CPU，OCD逻辑含有识别指令上的零操作码以提供程序断点的逻辑。

7.根据权利要求6所述的调试系统，其中所述OCD逻辑包括：

检测器，其用于检测所述指令总线上的所述零操作码，其中所述CPU基于所述零操作码而暂停；

旗标模块，其用于从所述检测器接收所述零操作码指示，并用于发信号通知调试工具已检测到所述零操作码。

8.根据权利要求7所述的调试系统，其中所述检测器模块实施以下表达式：

f(inst)＝！(inst[n-1]+...+inst[0])，其中f(inst)是n位指令的函数。

9.根据权利要求8所述的调试系统，其中所述调试工具通过将所述检测到的操作码与所述断点列表进行比较来确定所述检测到的操作码是否为真程序断点。

10.一种在微控制器中使用的方法；所述微控制器包含中央处理器单元(CPU)；经由指令总线与所述CPU通信的快闪程序存储器以及耦合到所述CPU的芯片上调试(OCD)逻辑，所述方法包括：

通过所述OCD逻辑检测所述指令总线上的预定操作码以提供程序断点。

11.根据权利要求10所述的方法，其中所述预定操作码包括零操作码。

12.根据权利要求11所述的方法，其中所述OCD逻辑包括：

检测器，其用于检测所述指令总线上的所述零操作码，其中所述CPU基于所述零操作码而暂停；

旗标模块，其用于从所述检测器接收所述零操作码指示，并用于发信号通知调试工具已检测到所述零操作码。

13.根据权利要求12所述的方法，其中所述检测器模块实施以下表达式：

f(inst)＝！(inst[n-1]+...+inst[0])，其中f(inst)是n位指令的函数。

14.根据权利要求12所述的方法，其中所述调试工具包含断点列表，并通过将所述检测到的操作码与所述断点列表进行比较来确定所述检测到的操作码是否为真程序断点。