[发明专利]可测试集成电路，系统级封装和测试指令集

权利要求书

1.一种集成电路管芯，包括：

多个互连(112，114，132，142，144，152)，包括第一测试数据输入(142)、第二测试数据输入(144)和测试数据输出(152)；以及

测试配置(100)，用于测试所述集成电路管芯，所述测试配置包括：

复用器(140)，与第一测试数据输入(142)和第二测试数据输入(144)连接；

另一复用器(150)，与测试数据输出(152)连接；

多个移位寄存器(102，104，106，108)，包括指令寄存器(108)，每个移位寄存器均连接在所述复用器(140)和所述另一复用器(150)之间；以及

控制器(110)，用于响应于指令寄存器(108)而控制所述复用器(140)和所述另一复用器(150)。

2.如权利要求1所述的集成电路管芯，其中所述测试配置(100)还包括在所述复用器(140)和所述另一复用器(150)之间对所述移位寄存器进行旁路的信号路径(160)。

3.如权利要求1或2所述的集成电路管芯，其中所述测试配置(100)响应于测试复位信号，所述管芯还包括：检测器(210)，与所述管芯的电源(V_dd)连接，以响应于对所述电源(V_dd)的电压增加的检测而产生所述测试复位信号。

4.如权利要求3所述的集成电路管芯，其中所述复位电路还响应于用于禁止所述测试复位信号产生的禁止信号(212)。

5.如权利要求3或4所述的集成电路管芯，其中所述多个互连包括与所述检测器(210)连接的测试复位信号输出(132)。

6.如权利要求4或5所述的集成电路管芯，其中所述多个互连还包括另一复位信号输入(132，232)，所述管芯还包括：逻辑门(240，250)，用于响应于所述另一复位信号输入和所述复位信号而产生输出信号，所述测试配置响应于所述输出信号。

7.如权利要求6所述的集成电路管芯，其中所述多个互连包括：双向互连(132)，包括所述测试复位信号输出和所述另一测试复位信号输入。

8.如前述权利要求任一项所述的集成电路管芯，其中所述测试配置包括：

符合IEEE 1149.1的测试访问端口(100)，包括所述复用器(140)、所述另一复用器(150)、所述移位寄存器(102，104，106，108)和所述信号路径(160)；以及

其中所述控制器(110)是用于控制所述测试访问端口(100)的测试访问端口控制器(110)，所述多个互连还包括与所述测试访问端口控制器(110)连接的测试时钟输入(114)和测试模式选择输入(112)。

9.如前述权利要求任一项所述的集成电路管芯，其中所述多个移位寄存器包括：标识寄存器(106)，包括多个寄存器单元，所述多个寄存器单元的子集与用于使用预定比特图样对所述子集编程的装置连接。

10.一种系统级封装(1)，包括多个系统互连和多个集成电路管芯，所述多个系统互连包括系统测试数据输入(12)和系统测试数据输出(18)，所述多个集成电路管芯包括第一集成电路管芯，所述第一集成电路管芯具有：

多个互连(342，352)，包括与系统测试数据输入(12)连接的测试数据输入(342)以及测试数据输出(352)；以及

测试配置(300)，用于测试所述集成电路管芯，所述测试配置包括与测试数据输出(352)连接的复用器(350)、包括指令寄存器(308)的多个移位寄存器、以及用于响应于指令寄存器(308)而控制所述复用器(350)的控制器(310)，每个移位寄存器均连接在测试数据输入(342)和所述复用器(350)之间；

所述多个集成电路管芯还包括如权利要求1所述的另一集成电路管芯，第一管芯的测试数据输出(352)与所述另一管芯的第一测试数据输入(142b)连接，所述另一管芯的第二测试数据输入(142b)与系统测试数据输入(12)连接，所述另一管芯的测试数据输出(152b)与系统测试数据输出(18)连接。