[发明专利]管脚电路驱动器

说明书

技术领域

本专利申请主要涉及一种管脚电路驱动器。

背景技术

自动测试设备(ATE)指通常由计算机驱动的用于测试诸如半导体、电子电路和印刷电路板组件的器件的自动设备。ATE测试的器件被称为被测器件(DUT)。

ATE内的管脚电路驱动器配置信号管脚以对该DUT输出电压，并从该DUT接收电压。利用互补金属氧化物半导体(CMOS)技术实现管脚电路驱动器具有优点，因为其效果是ATE消耗少量功率。更具体地说，CMOS技术采用N沟道和P沟道晶体管。在CMOS器件的运行过程中，仅两种晶体管之一在任意给定时间“导通”。因此，与仅使用一种晶体管的器件相比，CMOS器件需要较少的功率。

实现CMOS管脚电路驱动器的一个困难是调节输出管脚的终端阻抗。晶体管特性的差别可能影响输出管脚的终端阻抗。例如，两个晶体管的跨导和固有电容可能发生变化，导致在输出管脚出现不同阻抗。这些阻抗差别可能对通过该输出管脚传输的信号质量产生不利影响。

发明内容

本专利申请描述了用于实现管脚电路驱动器的、包括计算机程序产品的方法和设备。

总之，根据一个方面，本发明涉及用于驱动管脚的电路系统，该电路系统包括：第一阻性电路，连接到所述管脚；第一晶体管电路，用于响应于触发电压将第一阻性电路连接到逻辑电平电压，其中该第一晶体管电路和该第一阻性电路一起限定终端阻抗；以及驱动电路，用于对该第一晶体管电路施加该触发电压。该驱动电路包括该第一阻性电路的和该第一晶体管电路的对应部。该对应部限定对应阻抗，控制该对应阻抗以控制该触发电压，从而控制该终端阻抗。

所述的方面还可以进一步包括如下特征之一或者之多个。

该对应部可以包括：第二晶体管电路；以及第二阻性电路，其与该第二晶体管电路串联。该第二晶体管电路和该第二阻性电路可以一起限定该对应阻抗。该驱动电路可以包括具有第一输入端和第二输入端的运算放大器。该第一输入端接收基准电压。利用该第二阻性电路产生确定电压。该第二输入端接收该确定电压。该运算放大器可以对该第二晶体管电路施加输出电压。该输出电压可以基于该基准电压和该确定电压。该输出电压可以调节该对应阻抗。

该第二晶体管电路可以包括具有源极、栅极和漏极的晶体管。可以对该栅极施加该输出电压，以使输入电压从该源极输送到该漏极。该第一阻性电路包括并联布置的电阻器。该第二阻性电路可以包括并联布置的电阻器，而且该第一晶体管电路可以包括具有并联布置的栅极的晶体管。该第二晶体管电路可以包括一个晶体管。

该驱动电路可以包括：第一电阻器网络，可以配置其，以对应于该终端阻抗；以及第二电阻器网络，可以配置其，以基本上与该第一电阻器网络匹配。在产生该确定电压的过程中，利用该第二电阻器网络两端的电压。

该第一晶体管电路可以包括P沟道FET和N沟道FET之一。响应于第二触发电压，利用第二晶体管电路将该第一阻性电路连接到第二逻辑电平电压。该第二晶体管电路和该第一阻性电路可以一起限定该终端阻抗。第二驱动电路可以用于对该第二晶体管电路施加该第二触发电压。该第二驱动电路可以包括该第一阻性电路的和该第二阻性电路的对应部。该对应部可以确定对应阻抗，控制该对应阻抗，以控制该第二触发电压，从而控制该终端阻抗。开关可以位于该驱动电路与该第一晶体管电路之间。可以将逻辑用于闭合该开关，从而对该第一晶体管电路施加该触发电压，或者用于开启该开关，从而防止该触发电压到达该第一晶体管电路。

总之，根据另一个方面，本发明涉及自动测试设备(ATE)，该自动测试设备包括：管脚，通过其发送信号；第一电路，连接到该管脚，而且具有可以调节的第一阻抗；第二电路，具有可以调节的第二阻抗，其中，使用该第二电路响应于输入来产生确定电压；以及放大器，其响应于该确定电压和该基准电压，提供输出电压。该输出电压被反馈到该第二电路，以调节该第二阻抗，或者将该输出电压施加到该第一电路，以调节该第一阻抗。该方面还可以包括如下特征之一或者之多个。