[发明专利]视频编码装置中用于AC/DC预测的定点整数除法技术有效
| 申请号: | 200680026218.8 | 申请日: | 2006-05-25 |
| 公开(公告)号: | CN101223788A | 公开(公告)日: | 2008-07-16 |
| 发明(设计)人: | 肖舒;杜俊晨;沈涛 | 申请(专利权)人: | 高通股份有限公司 |
| 主分类号: | H04N7/26 | 分类号: | H04N7/26;G06F7/487;G06F7/535;H04N7/50 |
| 代理公司: | 北京律盟知识产权代理有限责任公司 | 代理人: | 刘国伟 |
| 地址: | 美国加利*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 视频 编码 装置 用于 ac dc 预测 定点 整数 除法 技术 | ||
技术领域
本发明涉及视频编码,且更明确地说,涉及例如用于MPEG-4标准和其它视频编码标准中的帧内编码的AC/DC预测等AC/DC预测。
背景技术
数字视频能力可并入到各种各样的装置中,包含数字电视、数字直接广播系统、无线通信装置、个人数字助理(PDA)、膝上型计算机、台式计算机、数码相机、数字记录装置、蜂窝式或卫星无线电电话和类似装置。数字视频装置可在创建、修改、传输、存储、记录和播放全运动视频序列方面提供优于常规模拟视频系统的显著改进。
已经针对编码和解码数字视频序列建立了许多不同的视频编码标准。举例来说,运动图像专家组(MPEG)已经开发了许多编码标准,包含MPEG-1、MPEG-2和MPEG-4。其它标准包含国际电信联盟(ITU)H.263标准、由Apple Computer of Cupertino California开发的QuickTimeTM技术、由Microsoft Corporation of Redmond,Washington开发的Videofor WindowsTM和WindowsTM媒体、由Intel Corporation开发的IndeoTM、来自RealNetworks,Inc.of Seattle,Washington的RealVideoTM以及由SuperMac,Inc开发的CinepakTM。这些标准的更新版本以及新标准持续出现并发展,包含ITU H.264标准和许多专有标准。也已经针对静止图像压缩开发了许多图像编码标准,例如JPEG标准。JPEG代表“联合照相专家组”,这是一个标准化协会。
一些编码标准可利用称为“AC/DC预测”的技术。AC/DC预测有时还称为“帧内预测”,且通常是与帧内编码相关联的预测过程。举例来说,AC/DC预测涉及识别将在帧内编码中使用的给定视频帧或图像内的另一视频块以开发给定视频帧或图像内的冗余来实现数据压缩的预测过程。换句话说,帧内编码通常是对视频帧或图像进行编码所需的数据量进行压缩的帧内或图像内过程,且AC/DC预测是识别哪个邻近视频块应用于对当前视频块进行帧内编码的过程。
帧内编码可单独用作例如用于静止图像压缩的压缩技术,但在视频序列压缩中较通常与其它视频编码技术一起实施。举例来说,帧内编码可结合利用连续视频帧之间的相似性(称为时间或帧间相关性)的帧间编码技术来使用。与专门使用帧间压缩相比,当帧内编码与帧间压缩一起使用时,可更多地压缩视频序列。
对于帧内编码,编码器可利用模式选择引擎,其为AC/DC预测选择所需的模式。大多数视频编码标准允许至少两种可能的AC/DC预测模式,包含AC预测模式和DC预测模式。DC预测指的是仅使用视频块的DC系数(通常是左上方的系数,其可表示视频块的零频率值或视频块的平均值)的帧内视频块预测。AC预测指的是使用视频块的一些或全部AC系数的帧内视频块预测,所述AC系数是视频块的其余(非DC)系数。
发明内容
本发明描述在AC/DC预测期间由视频编码装置实施的技术。所述技术可用于允许具有定点运算功能的编码装置(例如在数字信号处理器(DSP)中实施的视频编码器)精确估计在AC/DC预测中所使用的浮点运算。更具体地说,所述技术涉及编码装置中针对在AC/DC预测中可能遇到的运算的所有可能输入参数的浮点运算的精确定点计算(A//B),其中A//B表示A除以B并舍入到最近整数的整数除法。半整数值经舍入而远离零。
所描述的技术可涉及产生具有作为指数B的反函数的条目的查找表(LUT),其中B界定包含与编码标准相关联的每个DC标量值和每个量化参数的值范围。举例来说,对于MPEG-4标准,B可具有[1,46]的范围,其涵盖与MPEG-4相关联的每个DC标量值和每个量化参数。为了精确估计浮点运算A//B,可将LUT的选定条目分为分量B1和B2,其包含LUT的选定条目的高和低部分。浮点运算的定点计算(A//B)可包括由下式给出的结果:
(((B1*A)<<1)+((B2*A)>>15)+32768)>>16
其中<<表示左移运算,>>表示右移运算,且32768表示用以确保舍入到最近整数的常数。下文还识别可进一步减少在数字信号处理器(DSP)中执行计算所需的处理循环数目的其它等式。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680026218.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:闹汤驴肉及其生产方法
- 下一篇:一种密封圈





