[发明专利]存储器控制装置

说明书

技术领域

本发明涉及存储器控制装置，特别涉及对需要刷新的存储器进行控制的存储器存取控制电路。

背景技术

在近年来的系统LSI中，经常将多个功能集中在1个芯片中。这时，为了谋求系统成本的降低、低功耗化等，经常采用将各功能模块中固有的存储器集成的集成存储器体系结构。

在集成存储器体系结构中，需要满足针对该所有功能模块的、各功能模块所需的各峰值带宽之和处于规定的峰值带宽内。而且，在所述峰值带宽的和较大时，为了对应于此，需要增加存储器总线宽度、或者提高存储器的动作频率等，造成抹杀集成存储器体系结构的优点的问题，由此需要采取抵消该问题的对策，因此需要尽量减小该峰值带宽。

另一方面，作为这样的系统LSI的集成存储器，应用高速且大容量的SDARM或DDR-SDRAM，但是，这些非易失性存储器需要刷新动作，并且该刷新动作是通过与通常的存储器存取相竞争并消耗带宽来进行的，因此不影响峰值带宽地进行该刷新动作成为一个重要课题(参照专利文献1)。

目前，作为解决上述课题的方法，主要采用2种方法。

所述2种方法之一为，通过在规定的时间内不遗漏地实施所需次数的刷新，将一定的带宽分配给常时刷新的方法(以下称为常时刷新)，另外一种方法为，通过在通常的存储器存取频率下降的时间带集中进行刷新，从而在短时间内完成规定时间内所需的刷新(以下称为集中刷新)。

作为集中刷新的方法，例如在进行AV处理的系统LSI中，在图像输出的垂直空白期间等内使用存取频率下降的时间带的方法等具有代表性。

专利文献1：日本特开2000-311484号公报

另外，在如上所述的对需要刷新的存储器进行控制的存储器存取控制电路中，随着存储器容量的增大所需的刷新次数以2的幂乘增大，因此刷新所占的带宽也随着存储器容量的增大以2的幂乘增大。

在这样的状况下，所述2种方法中存在以下所指出的问题。

对于常时刷新，在对各个功能模块的存取成为峰值的状况下，其中刷新的带宽直接将被拥塞，因此应补偿的峰值带宽增大。

另一方面，集中刷新虽然不会产生常时刷新具有的问题，但需要在存取频率下降的短时间带内执行所有所需的刷新次数，因此在刷新集中的时间带中刷新的带宽变大。这时候，在使用所需的刷新次数较大的大容量存储器时，刷新的带宽将大大超过由于存取频率下降而减少的占有带宽，相反有时将造成产生较高的峰值带宽。

发明内容

本发明是鉴于上述现有的问题而产生的，其目的在于提供一种存储器控制装置，通过适当地分割刷新动作所需的带宽来对存储器存取的峰值带宽进行平滑化，由此可通过较低的峰值带宽来完成所需的刷新动作。

本发明的第1方面涉及的存储器控制装置，其通过对来自针对需要刷新的存储器进行存取请求的多个请求者的存取进行调停、控制来进行存储器控制，其特征在于，该存储器控制装置包括存储器存取控制电路，所述存储器存取控制电路具有：存取调停电路，其对针对所述存储器的来自所述多个请求者的存储器存取请求进行调停；以及多个刷新请求电路，其对所述存取调停电路进行所述存储器的刷新请求，所述多个刷新请求电路由一个常时刷新请求电路和一个或多个附带条件的刷新请求电路构成，所述常时刷新请求电路对所述存取调停电路总是持续输出所述存储器的刷新请求、或者总是以一定时间间隔输出所述存储器的刷新请求，所述附带条件的刷新请求电路在满足其各自设定的刷新请求发布条件的期间对所述存取调停电路持续发布所述存储器的刷新请求。

本发明的第2方面涉及的存储器控制装置，在第1方面记载的存储器控制装置中，其特征在于，所述多个请求者的全部或一部分对所述存储器存取控制电路，输出在针对所述存储器的存取频率为规定值以下时变为ON的存取频率降低信号，所述附带条件的刷新请求电路的设置数量与输出所述存取频率降低信号的所述多个请求者的全部或一部分的数量相同，所述各带有条件的刷新请求电路的所述刷新请求发布条件是所对应的所述存取频率降低信号为ON。

本发明的第3方面涉及的存储器控制装置，在第2方面的存储器控制装置中，其特征在于，在所述存储器调停电路中，对所述附带条件的刷新请求电路设定的所述存取许可频率是根据与该附带条件的刷新请求电路对应的所述请求者输出的所述存取频率降低信号为OFF时的值和为ON时的值的差来设定的，在所述存储器调停电路中，对所述常时刷新请求电路设定的所述存取许可频率被设定成，在一定时间内执行的刷新次数与所述存储器在所述一定时间内所需的刷新次数和通过所述附带条件的刷新请求电路在所述一定时间内执行的刷新次数之差相同。