[发明专利]具有块可访问缓冲存储器的图像处理电路

说明书

技术领域

本发明涉及一种图像处理电路和处理图像的方法。

背景技术

公知的是，提供一种具有缓冲存储器的图像处理系统以提供到来自较大图像的像素位置的矩形窗的存储像素值的快速访问。诸如DCT(离散余弦变换)的计算、二维滤波和像素的临近块的匹配等流行的图像处理任务需要重复执行同一操作，每次应用到像素位置的不同窗的像素值。对于每次操作的执行，相应窗的像素值被保留在缓冲存储器中，因此能够作为操作的一部分来迅速访问这些像素值。

在执行下一次操作之前，更新缓冲存储器的内容。典型地，使用滑动窗，该滑动窗基于从操作的一个执行到另一个执行的预定水平距离进行移动。在这种情况下，通常只最新加载图像最右列的像素值以代替最左列的像素值。

为了支持这种部分代替，优选在缓冲存储器中使用某种形式的循环寻址。例如，这能够利用某种形式的相对窗X-Y地址循环地址到存储器地址的转译来实现。因此，对于水平移动的窗，相同的存储器地址是通过连续减少X的值来转译的X-Y地址。当X值已经减少到窗之外时，加载新的像素值用于存储器地址，并且将X值增加窗大小。

当然，能够使用其它方案来支持部分代替。作为选择，能够将旧的像素值移动到不同窗的每次执行操作之间的移位的存储器位置，而将新的像素值加载到空出的存储器位置。即，对于图像的相应线有效地使用移位寄存器。在这种情况下，能够使用将X-Y地址到存储器位置的固定转译用于寻址移位寄存器中的位置。

有利的，图像处理的缓冲存储器提供了到多个像素值的并行访问，例如并行访问窗中像素位置的水平线的像素值。这样，能够使用并行处理器电路，每个处理器电路用于与其它处理电路并行地处理相应像素位置或像素位置组的一个或多个像素值。

典型的，依赖于必须执行的操作来选择缓冲存储器的大小和结构。如果操作需要X和Y方向上16×16像素位置的像素值块，则典型使用256(16×16)存储器位置的缓冲存储器，并且优选地，操作的X-Y地址分别包含用于相对于窗对X和Y位置进行寻址的两个4位部分。

但是，不是所有的处理任务都需要同样大小窗的像素值。一些操作需要8×8像素位置的窗的数据；其它则需要16×16像素位置的窗的数据或者9×9或17×17像素位置等。对于快速处理，希望缓冲存储器具有足够的位置来存储最大所需窗的所有像素值。

在这种情况下，当执行需要较小窗的操作时，只使用部分像素值。当缓冲存储器支持像素位置线的并行访问像素值时，只使用部分并行访问能力。当提供与最大可能的窗大小相对应的多个并行处理器电路时，只使用这些处理器电路的一部分。

发明内容

其中，本发明的目的在于增加图像处理系统中的处理资源的使用率，该图像处理系统提供到用于存储像素位置的至少二维窗的像素值的缓冲存储器中多个存储器位置的并行访问。

本发明提供了一种根据权利要求1所述的图像处理电路。本发明提供了在访问缓冲存储器期间使用不同尺寸的块。在此将使用术语“块”来指在像素位置窗中像素位置的集合。典型地，并行访问块的位置的像素值。针对缓冲存储器的相应功能行提供相应移位电路，以改变访问端口，通过该访问端口能够彼此独立地访问行的像素值。依赖于指示了被访问块的尺寸的模式信号，来选择不同行的移位量。由电路使用的移位量具有满足以下条件的值：能够并行访问存储在不同行中的块的像素位置的相应线的像素值。因此，例如如果使用具有N/m像素宽度的块并且N个访问端口是可用的，则当将到不同行的像素值的访问相对彼此移位N/m整数倍时，能够并行访问N个像素。优选地，功能行被实现为集成电路上存储器矩阵中的几何行，但是本发明并不限于也是几何行的功能行。

优选地，通过实现缓冲存储器的功能行来实现移位，每个缓冲存储器为环形移位寄存器，沿着移位寄存器来传送像素值以通过不同的访问端口来实现访问。可以使用简单串联的寄存器链(chain)。可选择地，可以在移位寄存器中的寄存器之间使用复用器来提供可选择的移位步长，以加速移位。在另一个实施例中，可以使用非环形移位寄存器，但是在这种情况下，典型地需要更大的移位寄存器，其宽于窗的行，以保持将像素值移位到“不可见”。

将使用不限于实施例的示例来描述本发明的这些和其它目的以及有利的方面。

附图说明

图1示出了图像处理电路；

图2a-b演示了像素位置和像素的并行输出之间的关系；

图3示出了缓冲存储器；

图3a示出了移位控制部分；

图3b示出了列寻址部分；

图4示出了移位寄存器；