[发明专利]用于执行自适应相位均衡的系统和方法

说明书

技术领域

本发明的至少部分实施例涉及用于抑制数据线上噪声的均衡电路。

背景

缓冲电路(例如，输入/输出(I/O)缓冲器)广泛地用于帮助从系统内一个组件到另一组件的数据传输。例如，微处理器可以使用缓冲器(驱动器)经由总线向其他组件(诸如，存储器或芯片组)发送数据并从中接收数据。

总线缓冲器的性能通常以将时钟信号应用于缓冲器输入的时间和在缓冲器输出处提供有效数据的时间之间的延迟量为特征。这一延迟时间被称为从时钟到输出的时间，或TCO。一般说来，如果TCO太长，系统操作频率将会被降低以允许该输出到达总线的接收端的时间。另一方面，如果延迟太短，输出可能会过快地到达。因此就必须控制TCO的变化以保持在两界限之间，即在TCO窗口内。

TCO窗口的大小会受到噪声的存在，特别是码间干扰(ISI)的限制。随着许多微处理器系统的前端总线速度的加快，用于总线的定时容限就有所降低。由此导致的ISI积累(ISI build-up)会引起随着不同数据位模式变化的外部信号的占空因数失配。所导致的失配会限制TCO窗口并由此大幅劣化系统性能。

附图简述

图1是示出了根据本发明一个实施例的相位均衡电路的图示。

图2是示出了包括在相位均衡电路内的本地查找表的一个可能实现的图示。

图3是示出了用于相位均衡电路的模式检测器的图示。

图4是示出了包括在相位均衡电路内的发送时钟偏移电路的一个可能实现的图示。

图5是示出了用于图1所示边带引脚的相位均衡电路的图示。

图6A是示出了用于捕获图5相位均衡电路的建立定时要求的一类电路的图示；而图6B是示出了用于捕获该建立定时要求的定时波形的图示。

图7是示出了用于边带引脚的相位均衡电路的更为详尽视图的图示。

图8是示出了包括在边带引脚均衡电路内的TCO中心调整逻辑电路的一个可能实现的图示。

图9是示出了用于接收模式的边带引脚均衡电路的一实现的图示。

图10A是示出了包括在一种根据本发明一个实施例来执行相位均衡的方法中的各框的流程图；图10B是示出了用于在例如可与数据总线线路相对应的信号线上检测位模式的各框的流程图；图10C是示出了用于获取图10A中相移值的各框的流程图；而图10D是示出了可用于更新存储在图10C中提及的本地查找表内的相移值的各框的流程图。

图11是可以包括相位均衡电路和边带均衡电路的任何一个或多个实施例的处理系统的图示。

详细描述

图1示出了在组件总线2和诸如但不限于微处理器系统的电路的一个或多个集成电路之间传输数据的输入/输出(I/O)缓冲器1。该总线可以是具有体效应收发器逻辑(GTL)引脚的前端总线，该总线的一端耦合至微处理器而另一端则耦合至供应或接收数据的核心电路。也可使用其他总线。I/O缓冲器可以耦合至该总线的两端或仅耦合至一端。

缓冲器1包括多个均衡电路5_a-5_n，它们各自与总线2的多条线中的相应一条相耦合。各均衡电路执行处理操作(例如，自适应相位均衡)，即共同地控制在总线上传输并接收自该总线的数据的定时。为了说明而示出了一个均衡电路的结构，但应该连接其他均衡电路也具有相同或类似的结构。在其它各实施例中，均衡电路可以有所不同。

每个相位均衡电路包括出站多路复用器锁存14和发送时钟偏移定时电路13。由该总线接收或用于在该总线上传输的来自核心或其他地方的数据从锁存通过模拟驱动器电路18发送给多个外部引脚或焊垫中的相应的一个。锁存受时钟信号的控制，该时钟信号例如可以来源于延迟锁定环电路20。时钟信号决定数据何时被发送通过锁存。可以提供补偿延迟线25来控制时钟信号边沿的定时，从而控制从锁存输出的数据。通过控制这一边沿的定时，就能以一种抑制的噪声的方式时移数据，其中该噪声包括但不限于码间干扰(ISI)。

根据一个实施例，每个均衡电路5_a-5_n使用模式检测器和本地查找表11来控制引脚(或数据位)中的相应的一个的时移，而该模式检测器和本地查找表11则一前一后地与发送时钟偏移定时电路相耦合。模式检测器检测数据内的位模式，而本地查找表则存储用于控制来自电路13的时钟偏移信号的生成的信息。而该时钟偏移信号又控制总线上的数据传输定时。电路11至14共同地向位数据应用相位均衡，该位数据对会引起码间干扰的实时占空因数失配进行自适应地补偿。