[发明专利]具有干扰补偿的信号处理

权利要求书

1.一种信号处理装置(VDD；VPR)，用于减少输入信号(YA)中的周期性干扰信号分量以获得期望的信号，所述信号处理装置包括：

第一电路(SWM1，C1-C13)，用于基于时间间隔(BLI)期间的输入信号(YA)而存储表示周期性干扰信号的至少一个周期的干扰表示信号(S1-S13)，所述期望的信号在所述时间间隔(BLI)期间具有预定义的特性，以及

第二电路(SWM2，SUB)，用于基于所述干扰表示信号(S1-S13)为所述周期性干扰信号重复地提供补偿。

2.根据权利要求1所述的信号处理装置，所述第一电路包括：

采样-保持电路(SH1)，用于对输入信号(YA)进行采样；以及

存储单元阵列(C1-C13)，用于存储在时间间隔(BLI)内所获得的输入信号(YA)的采样，所述输入信号(YA)在所述时间间隔(BLI)中具有预定义的特性。

3.根据权利要求2所述的信号处理装置，所述采样-保持电路(SH1)被设置为以采样频率(26.63MHz)进行采样，所述采样频率(26.63MHz)大约是输入信号(YA)中的周期性干扰信号的频率(24.58MHz)的N/M倍，N和M是整数值。

4.根据权利要求2所述的信号处理装置，所述第一电路被设置为基于输入信号(YA)的连续采样的各个组来产生干扰表示信号(S1-S13)，所述输入信号(YA)的连续采样的各个组是在时间间隔(BLI)内获得的，所述输入信号(YA)在所述时间间隔(BLI)中具有预定义的特性，所述各个组中的每一个组与所述周期性干扰信号的周期相对应。

5.根据权利要求2所述的信号处理装置，其中

所述第一电路包括写入装置(SWM1)，该写入装置用于把输入信号(YA)的各个采样写入存储单元阵列(C1-C13)中的各个存储单元，所述输入信号(YA)的各个采样是在时间间隔(BLI)内获得的，所述期望的信号在所述时间间隔(BLI)期间具有预定义的特性；以及

所述第二电路包括读取装置(SWM2)，该读取装置用于循环地读取存储在所述存储单元阵列(C1-C13)中的输入信号(YA)的各个采样，以产生干扰补偿信号(ISC)。

6.根据权利要求1所述的信号处理装置，所述信号处理装置包括：

处理器(CTRL)，被耦合成接收易于通过串扰引起周期性干扰信号的时钟信号(CKS)，所述处理器(CTRL)被设置为在时间间隔(BLI)内与在该时间间隔(BLI)外具有基本类似的活动等级，输入信号(YA)在所述时间间隔(BLI)中具有预定义的特性。

7.一种用于减少输入信号(YA)中的周期性干扰信号分量以获得期望的信号的方法，所述方法包括：

干扰确定步骤，其中，基于时间间隔(BLI)期间的输入信号(YA)而存储表示周期性干扰信号的至少一个周期的干扰表示信号(S1-S13)，所述期望的信号在所述时间间隔(BLI)期间具有预定义的特性；以及

干扰补偿步骤，其中，基于所述干扰表示信号(S1-S13)，为所述周期性干扰信号重复地提供补偿。

8.一种包括指令集的计算机程序产品，当把所述指令集加载到信号处理装置时，所述信号处理装置能够执行根据权利要求7所述的方法。

9.一种信息表现系统(VDS)，包括根据权利要求1所述的信号处理装置(VDD)以及一种信息表现设备(DPL)，所述信息表现设备(DPL)用于表现由所述信号处理装置提供的输出信号。