[发明专利]存储器件标识

说明书

背景技术

图1示出了现有技术的存储器模块10。该模块包括安装在电路板12上的存储器件14，该存储器件14通过接口18连接到计算机存储器系统。该模块可以是例如双列直插式存储器模块(DIMM)，其中，存储器件是安装在印刷电路板(PCB)上的动态随机存取存储器(DRAM)，接口18仅包括在PCB的任一侧上的两行导电触点20，以在该模块和计算机主板上的存储控制器之间形成卡边缘连接。

信号路由方案22确定存储器件如何与存储器系统中的其他部件进行通信。例如，存储器件14可以总线布置方式连接，其中，在触点20和多于一个存储器件之间直接连接单独的信号线。也可以将其称为多接点复用(multi-drop)或星型布置。多个存储器件还可以点对点(P2P)布置方式连接，其中，单独的信号线仅将触点与单独存储器件相连。其他的点对点信号线还可以用于将存储器件连接到其他存储器件。可以将其称为菊花链型(daisy chain)布置，并且如果点对点连接允许闭环，则可以将其称为环型(ring)布置。

在一些存储器模块中，接口18可以包括其他功能体。例如，使用寄存DIMM(RDIMM)，接口包括命令和地址信号的寄存器，而数据线通常直接连接到通道。在全缓冲DIMM(FB-DIMM)中，该存储器件的所有的信号线，包括数据信号线，均从该通道缓冲。

如图1所示，模块上的存储器件可以以逻辑堆16的形式布置，其中，在访问相同堆上的不同器件的信令中存在重叠。例如，在双极DIMM上，一个存储器件可以在物理上堆叠在另一个存储器件的顶部，而顶部器件(级别1)上的所有端子直接连接到底部器件(级别0)上的相应端子，但是芯片选择(CS)端子CS0、CS1除外，所述端子CS0、CS1单独连接从而可以单独访问各级。即便存储器件不是物理上堆叠的话，也可以以逻辑堆叠方式布置所述器件。例如，即便两个存储器件均直接安装在主板上，这两个存储器件也可以使它们所有的对应端子(CS端子除外)通过PCB迹线连接到一起。虽然PCB可以变化并且不一定是平面的，或者存储器件可以安装在电路板的相对侧，但还是可以将上面这种设计称为平面设计。

附图说明

图1示出了现有技术的存储器模块；

图2示出了根据本专利公开的创造性原理的存储器系统的实施例；

图3示出了根据本专利公开的创造性原理的存储器部件的实施例；

图4示出了根据本专利公开的创造性原理的存储器模块的实施例；

图5示出了根据本专利公开的创造性原理的存储器模块的另一个实施例；

图6示出了根据本专利公开的创造性原理的存储器系统的另一个实施例；

图7示出了根据本专利公开的创造性原理的存储器模块的又一个实施例。

具体实施方式

本专利公开涵盖具有独立效用的多个创造性原理。在某些情况下，当将其中一些原理以各种方式相互组合利用时，可以实现其他益处，从而形成其他发明。这些原理可以实现为很多的实施例。尽管为了说明创造性原理的目的而示出了一些特定的细节，但根据本专利公开的创造性原理还可以设计很多其他的布置。因此，创造性原理并不限于本文所披露的特定细节。

图2示出了根据本专利公开的创造性原理的存储器系统的实施例。图2的系统包括存储控制器24以及两个逻辑堆的存储器件26和28。存储控制器包括逻辑30以将训练样本(training pattern)32传输到存储器件。逻辑34改变在每个存储器件处接收训练样本中的信号的顺序。逻辑40和42分别与存储器件26和28相关联，从而使得每个存储器件能够通过观察接收训练样本的顺序来确定其器件的标识(器件ID)。例如在初始化过程中可以由存储控制器来传输训练样本。一旦每个存储器件确定了其器件ID，存储控制器就可以通过在其向存储器件发出的任何进一步的命令中包括器件ID来单独访问每一器件。尽管图2的实施例中示出了两个存储器件，但本创造性原理可以扩展到按不同逻辑结构布置的任何数量的器件。

图3示出了根据本专利公开的创造性原理的存储器部件的实施例。图3的实施例包括分别安装在衬底48和50上的两个存储器件44和46。衬底48上的信号线52绞合，从而当信号通过信号线时对这些信号线进行重排序。另一个衬底50上的信号线54以和信号线52相同的方式绞合。信号线还可以连接到每一衬底上的相应的存储器件。