[发明专利]字节可寻址存储器的提取索引寻址

说明书

技术领域

本发明大体上涉及微处理器结构中的存储器存取，所述微处理器结构包含加载-存储(RISC机器)结构和存储器导向(CISC机器)结构两者。本发明更确切地说涉及允许微处理器更高效地存取存储器结构(特别是字节可寻址存储器)的索引寻址方案。

背景技术

涉及两个操作数(一个操作数是字节值，另一个操作数是已知的常数值)的操作通常对于用查找表来进行计算是可行的，因为只存在256(＝2⁸)个可能字节值和相应结果，因而查找表将相当小。对于计算量大的操作(例如，除法、取幂)，存取查找表往往比相同操作的完全硬件或软件执行快速得多。如果处理器结构支持以寄存器索引偏移进行存储器加载，那么可容易地在一个RISC指令中执行查找。

在字长度(例如，32位)是字节长度(8位)的倍数的机器上，可将若干(例如，4个)字节压缩成单个字，因而在存储器有限的应用中节省了可能宝贵的存储器空间。可对处理器自身的内部寄存器和处理器存取的存储器两者应用这种字节压缩方案。

但是，在将使用压缩的字节执行表的查找的情况下，提取所需的字节通常将要求执行一系列额外指令，而这会降低效率。

在现代微处理器应用中，加密和解密操作正变得越来越重要。加密和解密算法可能计算量相当大。此种算法通常用于计算能力有限的便携或嵌入式应用中。较常用的分块加密算法(尤其)包含Blowfish、Triple-DES和Rijndael。

所有这些算法均使用特殊的阵列寻址操作，其要求在当前的微处理器上执行较长的指令序列。所述操作如下：

result＝pointer0[offset0＞＞24]

      ^pointer1[(offset1＞＞16)&0xff]

      ^pointer2[(offset2＞＞8)&0xff]

      ^pointer3[offset3&0xff]；                   (1)

此处主要有四个涉及经压缩的查找表的存储器存取操作。这些操作中的每一者提取32位字中的四个字节中的一者、对提取的字节进行零扩展，且接着将其与基准指针相加。这个索引操作的结果产生待存取的存储器地址。如果较快速地执行这个阵列存取，那么可实现加密和解密过程的显著加速。

因此需要使由操作(1)表示的存储器存取效率更高，使得加密和解密应用将因而与这些算法的目前实施方案相比运行得更快并具有更高的功率效率。

发明内容

本发明描述一种微处理器电路，其响应于用于高效地寻址存储器并将数据从所得的存储器位置加载到寄存器文件中的指令。举例来说，简单的“以所提取的索引加载字”指令致使电路从索引寄存器Ri提取规定字节，并建立零扩展字(其中提取的字节位于位位置[9:2])，这对应于将提取的字节从其最右边的位置向左移位两个位的效果。在电路的示范性实施方案中，通过使用经耦合以接收索引寄存器的每一字节并且受字节选择值控制的多路复用器来实现这个组合式提取操作。将从多路复用器的输出中选定的字节在所需的位位置处直接(不带有任何移位操作)加载到位移寄存器中(可选的，或直接加载到加法器的输入中)。所得的字形成偏移值，接着将所述偏移值与基准地址寄存器Rb的内容相加以形成存储器地址。接着获取所述地址处的存储器内容并将其加载到目标目的地寄存器Rd中。这个指令尤其可用于对表进行索引。

附图说明

图1是用于实施本发明的示范性微处理器电路(和存取的存储器)的框图，所述电路包含与寄存器、加法器及其它区块耦合的字节提取和零扩展单元。

具体实施方式

参看图1，寄存器Ri、Rb和Rd中的每一者都是字长度寄存器(例如，具有32个位)。本发明特别关注的是从索引寄存器Ri中提取规定字节。在此处展示的示范性实施例中，索引寄存器Ri含有四个字节，标记为顶部字节t(包含位31到24)、上部字节u(包含位23到16)、下部字节1(包含字节15到8)和底部字节b(包含位7到0)。可在一个指令中使用两位字节编号{3，2，1，0}标识索引寄存器Ri的{t，u，l，b}部分。可在一个指令中使用寄存器编号(例如{0，1，...，15})单独标识将微处理器中的哪些硬件寄存器指定成索引、基准和目的地寄存器Ri、Rb和Rd。