[发明专利]防止PCI/PCI－X/PCI Express链路中的错误传播的方法

说明书

技术领域

本发明的实施例涉及一种防止计算机总线，尤其是PCI、PCI-X或PCI Express链路中的错误传播的方法。

背景技术

如现有技术所公知的，总线是一种子系统，该子系统通过同一组互联线路在各种计算机组件之间或多台计算机之间传输数据和/或功率。历史上各种总线方案一直致力于解决处理器要求与存储器和外围设备通信以便共享资源、以及在总线的各种部件之间匹配时钟速度和通信机制的问题。

一种早期这样的方案是Intel的外围部件互连(PCI)总线，20世纪90年代早期出现了该PCI总线的第一种形式。在开发这种总线的时候，将该PCI总线设计为向连接到其上的外围设备提供彼此之间的快速访问以及到系统存储器的快速访问。此外，尤其是在实施PCI总线的初期阶段，主处理器可以以接近主处理器原生速度的速度访问外围设备。

第二代方案的PCI Extended(或者，简称为PCI-X)主要通过使总线宽度从32位加倍到64位并提高基本时钟速率更新了PCI规范。增大的总线宽度和时钟速率的结合显著增大了总线的理论总吞吐量；然而，实施该PCI-X总线架构的较为昂贵的成本在过去还是现在都将这种性能的提升抵消了，至少在商业实用性方面。例如，伴随更快的总线速度和宽度而来的分别是增大的噪声灵敏度和串扰。此外，增加的总线宽度使得每个外围设备置于总线上的负载更大，进一步向已经对噪声灵敏的总线注入噪声。最后，每个外围设备都需要32个以上的管脚，这增大了制造外围设备卡及其连接的主板的成本。总之，PCI-X总线相对于第一代PCI提供了更大的吞吐量，不过同时放大了PCI总线的固有问题。

随着提高计算机系统的各个外围设备之间的通信速度的需求的不断增大，对于能够支持和管理更高带宽通信的总线的需求也不断增大。第三代方案为PCI Express。与PCI和PCI-X的多点下传并行总线不同，PCI Express用开关代替了多点下传总线，在点到点总线拓扑中，该开关是所有连接到其上的设备进行通信所利用的单个共享资源。代替对总线的使用进行共同仲裁，PCI Express为每个设备提供对该开关的直接和排他的访问。所述的PCI Express布置中的不同的每个设备具有其自己的通向开关的总线或链路。然后，开关建立起点到点连接并对总线流量进行路由。

附图说明

图1示出了PCI Express总线和耦合到该PCI Express总线的多个外围设备；

图2示出了包括存储器I/O子系统的PCI Express总线；

图3示出了实施例的I/O接口；

图4a示出了简要说明错误的检测、清空和报告的实施例的方法流程图；

图4b示出了简要说明错误的检测、清空和报告的另一实施例的方法流程图；以及

图5示出了包括实施例的I/O接口的计算机系统。

具体实施方式

将描述在PCI/PCI-X/PCI Express链路中防止错误传播的方法和装置的实施例。现在将详细参考如附图所示的这些实施例的描述。尽管将结合这些附图描述实施例，但并不是要将它们限制于此处公开的附图。相反，旨在覆盖如所附权利要求限定的所述实施例的精神和范围之内的所有备选方案、修改和等价物。

简单地说，实施例是一种方法和装置，用于在使用PCI、PCI-X或PCI Express链路的计算机系统中防止在从外围设备的I/O处理器到主机的传输中发生错误的传播。实施例检测到传输中的错误，可以关闭传输路径，并且进一步在可以将确认消息发送到主机之前截取该确认消息。

在传统方案中，耦合到总线的I/O处理器将数据传输到主机。传输数据之后，I/O处理器向主机发送确认消息，以确认主机收到该传输。换言之，从I/O处理器向主机的传输将传输的数据加载到主机存储器中的缓冲器。之后，该确认更新队列指针，以指向存储在主机缓冲器中的传输数据。然而，该确认通常是公布的消息(postedmessage)，这是因为I/O处理器不知道主机是否收到该确认消息或何时收到该确认消息。因此，如果在路径中有错误，则发起的I/O处理器将不会指示存在错误。相反，仅仅指示了发出了确认消息。结果，随着后继传输的出现，多个错误可能会迅速地传播。