[发明专利]具有可编程网络的数字信号处理器

权利要求书

1.一种数字信号处理器，其特征在于，

多个存储单元(0、......、n)；

多个加速器单元(0、......、m)，其被配置为执行一个或多个专用功能；

处理器内核(146)，其包括被配置为执行与数据路径流控制相关的指令的执行单元；以及

可编程网络(250)，其被配置为响应于所述指令的执行而选择性地提供所述多个存储单元、所述多个加速器单元以及所述处理器内核之间的连接。

2.如权利要求1所述的数字信号处理器，其中，响应于特定指令的执行，所述可编程网络(250)被配置为将所述多个存储单元(0、......、n)中给定的一个存储单元联结到所述多个加速器单元(0、......、m)中给定的一个加速器单元。

3.如权利要求1所述的数字信号处理器，其中，响应于特定指令的执行，可编程网络(250)被配置为将所述多个存储单元中的一个或多个存储单元(0、......、n)联结到所述处理器内核。

4.如权利要求1-3中任意一项所述的数字信号处理器，其中，响应于特定指令的执行，可编程网络(250)被配置为将所述多个加速器单元(0、......、m)中的两个或更多个加速器单元联结在一起成为链，并且进一步将所述链中的第一个加速器单元联结到所述多个存储单元(0、......、n)中给定的一个存储单元与所述处理器内核(146)中的其中之一。

5.如权利要求4所述的数字信号处理器，其中，所述多个加速器单元(0、......、m)中的各加速器单元在所述链中与另一个加速器单元相连时，被配置为不经所述处理器内核的干预而与其所连接的加速器单元进行通讯。

6.如前述权利要求中任意一项所述的数字信号处理器，其中，所述可编程网络(250)包括多个相应的接口端口，其用于连接处理器内核(146)、连接所述多个存储单元(0、......、n)中的每一个、并且连接所述多个加速器单元(0、......、m)中的每一个。

7.如权利要求6所述的数字信号处理器，其中，各个相应的接口端口包括读写端口对，其中，各读写端口对包括读请求信号、数据可用信号和多个数据线。

8.如前述权利要求中任意一项所述的数字信号处理器，其中，所述处理器内核(146)进一步包括一个或多个被配置为执行矢量指令的执行单元，所述一个或多个执行单元对包含数据的矢量进行运算。

9.如权利要求8所述的数字信号处理器，其中，所述执行单元包括一个或多个指令执行管线，各指令执行管线被配置为每个时钟周期执行一次运算。

10.如权利要求9所述的数字信号处理器，其中，所述执行单元被配置为执行单指令多数据(SIMD)指令。

11.如权利要求9或10所述的数字信号处理器，其中，所述一个或多个执行管线各被设置为对所述矢量的不同数据执行相同的指令。

12.如权利要求9所述的数字信号处理器，其中，一个或多个所述执行单元的一个或多个所述执行管线是复数乘加器单元。

13.如权利要求8所述的数字信号处理器，其中，所述执行单元中的一个或多个是复数执行单元，所述复数执行单元被配置为执行对具有实部和虚部的复数值数据进行运算的复数矢量指令。

14.如权利要求13所述的数字信号处理器，其中，所述复数执行单元被配置为自然地把任何数据解释为复数值数据。

15.如权利要求13所述的数字信号处理器，其中，所述复数执行单元包括一个或多个指令执行管线，各指令执行管线被配置为每个时钟周期执行一次复数运算。

16.如权利要求15所述的数字信号处理器，其中，所述一个或多个指令执行管线中的一个或多个具有被配置为执行复数矢量指令的复数算术逻辑单元。

17.如权利要求1所述的数字信号处理器，其中，所述处理器内核(146)进一步包括被配置为对具有实部和虚部的复数值数据进行运算的复数乘加器单元。

18.如前述权利要求中任意一项所述的数字信号处理器，其中，所述一个或多个专用功能中给定的各功能与不同的无线通信标准相关。