[发明专利]具有带嵌入式CPU的存储器控制器的数据存储系统

说明书

技术领域

本发明涉及数据存储系统，尤其涉及具有高速缓冲存储器控制器的数据存储系统。

背景技术

由几个因素推动了对高性能、高容量信息技术系统的需求。在许多产业中，关键信息技术应用需要优良的服务水平。同时，随着越来越多的用户要求适时访问数量巨大且稳定增长的、包括高质量多媒体内容的数据，世界正在经历信息爆炸。用户还要求信息技术方案保护数据并在苛刻的条件下以最小的数据损失执行。并且所有类型的计算系统不仅正在适应更多的数据而且还变得越来越互连接，这使得交换的数据量以几何速率增长。

服务于要求，网络计算机系统通常包括多个地理上分离的或分布的计算机节点，这些节点被配置成经由一个或多个网络通信介质相互通信和互连接。一个传统类型的网络计算机系统包括网络存储子系统，网络存储子系统被配置成在网络上提供一个集中的场所以将数据存储在场所或者从场所取得数据。通过在网络中使用这种存储子系统，可以有利地将许多网络数据存储管理和控制功能集中在子系统上，而不是分布在网络节点中。

由商品名称Symmetrix^TM下的主题应用的受让人(以下称为“受让人”)生产和销售的一种类型的传统网络存储子系统(以下称为“受让人的传统存储系统”)包括一组被配置为一个或多个磁盘阵列的大容量存储磁盘装置。磁盘系统由连接到子系统中共享的高速缓冲存储器资源的磁盘控制器(统称为“后端”控制器/引导器)来控制。高速缓冲存储器资源还连接到多个主控制器(统称为“前端”控制器/引导器)。磁盘控制器连接到各自的磁盘适配器，此外，磁盘适配器将磁盘控制器连接到磁盘装置。类似地，主控制器连接到相应主通道适配器，此外，主通道适配器将主控制器经由通道输入/输出(I/O)端口连接到网络通信通道(例如，基于SCSI、企业系统连接(ESCON)或者基于光纤通路(FC)的通信通道)，网络通信通道将存储子系统连接到子系统之外的计算机网络中的计算机节点(统称为“主”计算机节点或“主机”)。

在受让人的传统存储系统中，共享的高速缓冲存储器资源包括相对大量的动态随机访问存储器(DRAM)，DRAM被划分成多个高速缓冲存储区域。此外，每个高速缓冲存储区域可包括各自的存储器阵列和各自的存储区域I/O控制器对。包括在各自的存储区域内的存储器阵列可被配置成多组DRAM器件(每一这样的组包括多个64、128或256兆位DRAM集成电路芯片)，这些DRAM器件组经由多个各自的命令和数据接口组与各自的存储区域的I/O控制器连接。

各存储区域中的I/O控制器基于从主机和磁盘控制器接收到的命令在各自的存储区域中进行相对高水平的控制和存储器访问功能。例如，基于从主机和磁盘控制器接收到的命令，各存储区域中的每个I/O控制器可利用区域中的其它I/O控制器进行仲裁操作以确保只允许区域中的一个I/O控制器在任意给定的时间有效访问/控制存储器阵列。另外，各存储区域中的每个I/O控制器可进行地址解码操作，由此作为从主机控制器或磁盘控制器到I/O控制器的存储器访问请求(例如，存储器读或写请求)一部分的、由主机控制器或磁盘控制器提供给I/O控制器的存储器地址可被I/O控制器解码为存储区域的存储器阵列中的物理地址，物理地址对应于由主控制器或磁盘控制器提供的所述地址。此外，各存储区域中的I/O控制器的其它功能包括在各区域中的存储器阵列中来回移动的数据的临时存储和传送同步以及下面要更充分说明的可能在存储器阵列中出现的错误情况的处理。

相反地，各存储区域中的命令和数据接口基于从I/O控制器接收到的命令(例如，经由将I/O控制器连接到接口的命令/控制信号总线)在各存储区域中进行相对低水平的控制和存储器访问功能。例如，响应于从I/O控制器提供给接口的存储器访问请求，这些接口可提供适当的芯片选择、时钟同步、存储器寻址、数据传送、存储器控制/管理以及时钟使能信号给存储器阵列中的存储器装置，这允许所请求的存储器访问发生。

当存储器阵列遇到错误情况时，命令和数据接口可检测错误情况的出现并且可以将这种现象报告给当前正在有效访问/控制存储器阵列的I/O控制器(以下称为“有效I/O控制器”)。命令和数据接口可以检测和报告的典型错误情况包括由命令/控制信号总线发送的值中的奇偶校验错误的出现、所请求的受控存储器访问在预定的“超时”时间段内没有完成等。