[发明专利]数据锁存器在非易失性存储器的多阶段编程中的使用

权利要求书

1.一种非易失性存储器装置，其包括：

一个或一个以上存储器单元，其每一者均能够存储N位数据，其中N大于或等于一；以及

可连接到所述存储器单元的读取/写入电路，其包括：

编程电路，用以向所述存储器单元施加单调地不减小的编程波形；

偏压电路，用以在所述编程波形被施加到所述存储器单元的同时设定所述存储器单元中的偏压条件，其中在第一编程阶段期间使用第一组偏压条件且在第二编程阶段期间使用第二组偏压条件；以及

一组或一组以上锁存器，其每一者均与所述存储器单元中与所述读取/写入电路连接的相应一者相关联，其中所述组锁存器中每一者的第一锁存器管制所述编程阶段中的哪一阶段有效。

2.根据权利要求1所述的非易失性存储器装置，其中在所述第一编程阶段期间将选定存储器单元的沟道设定为接地，且在所述第二编程阶段期间允许所述选定存储器单元的沟道处于比所述第一阶段期间高的电压。

3.根据权利要求1所述的非易失性存储器装置，其中每一所述组锁存器中的锁存器数目为N+1。

4.根据权利要求3所述的非易失性存储器装置，其中每一所述组锁存器中除第一锁存器以外的N个锁存器用于保持待编程到相应存储器单元中的数据。

5.根据权利要求4所述的非易失性存储器装置，其中基于所述待编程到相应存储器单元中的数据来初始化所述第一存储器锁存器。

6.根据权利要求1所述的非易失性存储器装置，其中所述读取/写入电路进一步包括：

读出电路，用以在编程操作过程期间针对所述存储器单元中的选定存储器单元的所述N位数据中的一者或一者以上执行检验操作，其中针对所述位数据中至少一者的检验包含处于第一电平和第二较高电平的检验，处于所述第一电平的所述检验的结果存储在所述第一锁存器中用于管制所述编程阶段。

7.根据权利要求6所述的非易失性存储器装置，其中每一所述组锁存器中的锁存器数目为N+1。

8.根据权利要求7所述的非易失性存储器装置，其中每一所述组锁存器中除第一锁存器以外的N个锁存器用于保持待编程到相应存储器单元中的数据。

9.根据权利要求8所述的非易失性存储器装置，基于针对相应存储器单元的处于所述第二电平的检验的结果来更新用于保持待编程到所述相应存储器单元中的数据的所述锁存器的值。

10.根据权利要求6所述的非易失性存储器装置，其中N大于一，且针对所述位数据中至少一者的检验包含处于仅单个电平的检验。

11.根据权利要求1所述的非易失性存储器装置，其中所述一个或一个以上存储器单元为沿着多个位线和多个字线形成在阵列中的多个存储器单元，其中在写入操作期间通过正施加到选定字线的所述波形同时编程多个选定存储器单元。

12.根据权利要求11所述的非易失性存储器装置，其中每一所述存储器单元可沿着所述位线中的一者连接到相应组的锁存器，每一所述组锁存器均包含管制所述编程阶段中哪一阶段有效的第一锁存器。

13.根据权利要求12所述的非易失性存储器装置，其中所述存储器装置通过改变所述位线上的偏压电平而从所述第一编程阶段改变到所述第二编程阶段。

14.根据权利要求13所述的非易失性存储器装置，其中所述存储器单元可通过相应的箝位元件沿着所述位线中的一者连接到相应组的锁存器，所述箝位元件受共同控制，且其中通过控制所述箝位元件来实现所述位线上的偏压从所述第一编程阶段到所述第二编程阶段的改变。

15.根据权利要求11所述的非易失性存储器装置，其中所述存储器装置具有NAND型结构。

16.根据权利要求15所述的非易失性存储器装置，其中所述存储器装置具有使用全位线布置的NAND型结构。

17.根据权利要求15所述的非易失性存储器装置，其中N等于二，且根据下部页/上部页格式存储数据。