[发明专利]利用个别验证来软编程非易失性存储器和额外软编程存储器单元的子组

说明书

优先权

本申请案主张2005年3月31日申请的Hemink等人的题为“NON-VOLATILEMEMORY ERASE OPERATIONS WITH OVER-ERASE PROTECTION”的第60/667,043号美国临时专利申请案的优先权，所述申请案以全文引用的方式并入本文中。

相关申请案的交叉参考

以下申请案是交叉参考的且以全文引用的方式并入本文中：

2005年12月6日申请的Hemink等人的题为“ERASING NON-VOLATILE MEMORYUSING INDIVIDUAL VERIFICATION AND ADDITIONAL ERASING OF SUBSETS OFMEMORY CELLS”的第11/296,055号(代理人案号SAND-01066US0)的美国专利申请案；

2005年12月6日申请的Hemink等人的题为“SYSTEMS FOR ERASINGNON-VOLATILE MEMORY USING INDIVIDUAL VERIFICATION AND ADDITIONALERASING OF SUBSETS OF MEMORY CELLS”的第11/296,028号(代理人案号SAND-01066US1)美国专利申请案；

2005年12月6日申请的Hemink等人的题为“SYSTEMS FOR SOFT PROGRAMMINGNONVOLATILE MEMORY UTILIZING INDIVIDUAL VERIFICATION ANDADDITIONAL SOFT PROGRAMMING OF SUBSETS OF MEMORY CELLS”的第11/296,071号(代理人案号SAND-01066US3)的美国专利申请案；

2005年12月6日申请的Masaaki Higashitani的题为“ERASING NON-VOLATILEMEMORY UTILIZING CHANGING WORD LINE CONDITIONS TO COMPENSATE FORSLOWER ERASING MEMORY CELLS”的第11/295,755号(代理人案号SAND-01054US0)的美国专利申请案；以及

2005年12月6日申请的Masaaki Higashitani的题为“SYSTEMS FOR ERASINGNON-VOLATILE MEMORY UTILIZING CHANGING WORD LINE CONDITIONS TOCOMPENSATE FOR SLOWER ERASING MEMORY CELLS”的第11/296,032号(代理人案号SAND-01054US2)的美国专利申请案。

技术领域

本发明大体上涉及用于擦除非易失性存储器装置的半导体技术。

背景技术

半导体存储器装置已变得越来越普遍地用于各种电子装置。举例来说，非易失性半导体存储器用于蜂窝式电话、数码相机、个人数字助理、移动计算装置、非移动计算装置和其它装置。电可擦可编程只读存储器(EEPROM)(包含快闪EEPROM)和电可编程只读存储器(EPROM)属于最普遍的非易失性半导体存储器。

快闪存储器系统的一个实例使用夹在两个选择栅极之间的NAND结构，其包含串联布置多个晶体管。串联的晶体管和选择栅极称为NAND串。图1是展示一个NAND串的顶视图。图2是其等效电路。图1和2中描绘的NAND串包含四个晶体管100、102、104和106，其串联且夹在第一选择栅极120与第二选择栅极122之间。选择栅极120将NAND串连接到位线126。选择栅极122将NAND串连接到源极线128。通过经由选择线SGD向控制栅极120CG施加适当电压来控制选择栅极120。通过经由选择线SGS向控制栅极122CG施加适当电压来控制选择栅极122。晶体管100、102、104和106中的每一者均包含控制栅极和浮动栅极，从而形成存储器单元的栅极元件。举例来说，晶体管100具有控制栅极100CG和浮动栅极100FG。晶体管102包含控制栅极102CG和浮动栅极102FG。晶体管104包含控制栅极104CG和浮动栅极104FG。晶体管106包含控制栅极106CG和浮动栅极106FG。控制栅极100CG连接到字线WL3，控制栅极102CG连接到字线WL2，控制栅极104CG连接到字线WL1，且控制栅极106CG连接到字线WL0。