[发明专利]窄半导体沟槽结构

说明书

相关申请

本申请要求Chau等人2005年3月11日提交的，代理人卷号为VISH-8735.PRO的美国临时专利申请60/661,198的优先权，其全部内容通过引用并入本文。

技术领域

本发明的实施方案涉及制造半导体的领域，尤其是涉及在半导体中形成窄沟槽结构的系统和方法。

背景技术

现代半导体器件的特征尺寸，例如临界尺寸的持续减小，增加了多种类型的半导体器件中的半导体密度。然而，在半导体中制造沟槽的常规方法，例如通常用于功率半导体和存储器半导体(例如动态随机存取存储器)的常规方法，面临着制造比以前更窄沟槽的挑战，所述更窄的沟槽对应于半导体工艺临界尺寸的所述的减小。另外，一些半导体应用具有阻碍降低工艺尺寸的功率密度和/或电压要求。

发明内容

因此，存在对用于窄半导体沟槽结构的系统和方法的需要。

对此，本发明公开了用于窄半导体沟槽结构的系统和方法。在第一方法实施方案中，用于形成窄沟槽的方法包括在衬底上形成第一绝缘材料层，并产生穿过所述第一绝缘材料层并进入所述衬底的沟槽。在所述第一层和所述沟槽的暴露部分上形成第二绝缘材料，并且从所述第一绝缘材料层和所述沟槽底部除去所述第二绝缘材料。用外延材料填充所述沟槽，并除去所述第一绝缘材料层。通过除去所述第二绝缘材料的剩余部分形成窄沟槽。

根据本发明的另一个实施方案，半导体器件包括沟槽，所述沟槽的特征在于具有小于用于制造半导体器件的半导体工艺的临界尺寸的十分之一的宽度尺寸。

根据本发明的另一个方法实施方案，形成半导体衬底中的第一沟槽。相邻于第一沟槽的边缘并与第一沟槽的所述边缘平行地施加第一材料层。相邻于第一材料层的边缘并与第一材料层的所述边缘平行地施加第二材料层。除去第一材料层同时保留第二材料层，以形成窄沟槽。

附图说明

图1、2、3、4、5和6说明根据本发明的实施方案，形成窄沟槽的中间阶段的晶片的侧面剖面图。

图7说明根据本发明的实施方案，具有完成的窄沟槽的晶片的侧面剖面图。

图8说明根据本发明的实施方案的形成窄沟槽的方法。

具体实施方式

现在将详细说明本发明的各种实施方案，在附图中描述了它们的例子。虽然参考这些实施方案描述本发明，但是应理解这并不是要将本发明限制于这些实施方案。相反，本发明意图覆盖可以包括在如所附的权利要求所限定的本发明的精神和范围内的各种替代方案、改变和等同物。此外，在本发明以下的详细说明中，阐述了很多的具体细节，以为本发明提供彻底的了解。然而，本领域技术人员将知道，没有这些具体的细节也可以实施本发明。在其他情况下，在不会不必要地造成本发明的各方面不清楚时，没有详细描述公知的方法、步骤、元件、和电路。

窄半导体沟槽结构

常规的半导体加工技术通常不能生产比半导体工艺的临界尺寸(CD)更窄垂直沟槽，例如宽度小于所述临界尺寸的垂直沟槽。通常，由光刻方法的能力确定最小的沟槽宽度。

利用具有更小的临界尺寸的工艺以产生较窄沟槽并不总是商业上可行的。例如，在任何给定的时间点存在有效的最小的工艺几何尺寸。另外，存在许多这样的情形：改良的工艺几何尺寸对于其有益的回报而言昂贵得不能接受，但是同时较窄沟槽依然会是有利的。

图1说明根据本发明的实施方案，在形成窄沟槽的中间阶段的晶片的侧面剖面图。图1说明已经生长在衬底101上的第一绝缘层110，例如氧化物或氮化物。应理解本发明的实施方案很好地适于多种的衬底，例如硅或锗，以及适于多种的掺杂水平，包括在外延层中和/或外延层上形成。

图2说明根据本发明的实施方案，在形成窄沟槽的中间阶段的晶片的侧面剖面图。图2说明了通过常规的沟槽蚀刻技术形成的通过第一绝缘层110并进入衬底101的沟槽120。通常，沟槽120的深度是利用所述沟槽的半导体器件的设计的函数。

形成沟槽120之后，在所有的暴露表面上沉积或生长第二绝缘膜115。例如，在第一绝缘层110上和在沟槽120的壁和底部上沉积或生长第二绝缘膜115。

图3说明根据本发明的实施方案，在形成窄沟槽的中间阶段的晶片的侧面剖面图。图3说明已经通过毯覆式干蚀刻工艺(blanket dryetching process)从沟槽120的顶部和底部除去第二绝缘膜115之后的沟槽结构。