[发明专利]电荷补偿半导体器件及相关制造工艺

说明书

技术领域

本发明涉及一种在半导体衬底上集成的功率电子器件及相关制造方法。

尤其是，本发明涉及一种在第一导电类型的半导体衬底上集成的功率电子器件，该器件包括多个基本单元，每个基本单元包括：

-在所述半导体衬底上形成的第一导电类型的半导体衬底上实现的第二导电类型的体区域，

-位于所述体区域之下在所述半导体层中实现的第一导电类型的柱区域。

本发明还涉及用于制造在第一导电类型的半导体衬底上的包括多个基本单元的集成功率电子器件的方法，该方法包括以下步骤：

-在所述高掺半导体衬底上形成具有第一电阻率值的第一导电类型的第一半导体层，

-对于每个基本单元，通过使用第一注入剂量的第一选择性注入步骤，形成第二导电类型的第一子区域。

本发明尤其但不排他地涉及多漏极型功率MOSFET器件，并且仅为便于说明，下面的描述涉及该应用领域。

背景技术

众所周知，具有200～1000V击穿电压的功率MOS器件具有高的“导通”电阻，这主要是由于维持高压所必需的外延漏极层电阻的原因，且它取决于外延层本身的掺杂剂浓度。

然而，通过调整外延层浓度，可以获得具有低导通电阻和高击穿电压BV的功率MOS器件。

满足这种需要的一种已知的MOS型器件在图1中示出。这种多漏极型功率MOS器件3包括N+型的高掺半导体衬底1，其上形成相同N型的半导体外延层2。

外延层2形成用于多个基本单元的公共漏极层，所述多个基本单元形成该功率MOS器件3。每个基本单元包括在外延层2上实现的P型体区域4。

在外延层2中，在每个体区域4下面，存在P型柱区域5，它朝向半导体衬底1向下延伸外延层2的整个厚度。

尤其是，每个柱区域5与相应的体区域4对准且接触。

在这种已知类型的功率MOS器件3中，如图2所示，N型的外延层2具有恒定的电阻率，该图中示出了外延层2的浓度与其厚度的关系。同样，如图3所示，柱区域5沿着柱的整个发展具有恒定的浓度，该图中示出了柱区域5的浓度与它们的厚度的关系。

功率MOS器件3在体区域4中还具有高掺的N型源极区域6。

外延层2的表面由此覆盖有薄的栅极氧化物层7以及多晶硅层8。由此在多晶硅层8和薄栅极氧化物层7中提供开口以暴露外延层2的对应于每个源极区域6的表面。绝缘层9完全覆盖多晶硅层8并部分地覆盖源极区域6，从而允许源极金属层10与源极区域6和体区域4接触。在半导体衬底1的下表面1上还提供漏极金属层10A。

这样，柱区域5的存在允许减小外延层2的电阻率，而不降低器件3的击穿电压BV。使用这种类型的器件3，由此可以达到预定的电压BV，这使得外延层2的电阻率低于常规器件所必须的电阻率。

尽管具有若干方面的优点，这种器件具有某些缺点。

实际上，如图4A所示，当外延漏极层中的P型掺杂剂的浓度增加时，击穿电压BV变化：具体而言，当外延漏极层的掺杂剂浓度完全被用于实现柱区域5的注入剂量Φ_E平衡时，电压BV最高。换句话说，柱区域中引入的掺杂剂必须过补偿(sovracompensate)外延漏极层中的掺杂剂，以便从N层形成P区域，且该过补偿被执行，使得(超过补偿的)P型掺杂剂原子的数目等于柱5的外部区域的N型的掺杂剂原子的数目。该条件被称为“电荷平衡”。

如果用于实现柱区域5的注入剂量Φ低于注入剂量Φ_E，则柱区域5的浓度低于在“电荷平衡”情况下获得的柱区域5的浓度。这种条件被称为“P电荷不足”，或者，同样地，被称为“N电荷过剩”。如果反过来，用于实现柱区域5的注入剂量Φ高于注入剂量Φ_E，则柱区域5的浓度高于在“电荷平衡”情况下使用的柱区域5的浓度。这种条件被称为“P电荷过剩”或者，同样地，被称为“N电荷不足”。

如已经说明的，在这两种条件下，获得的器件的击穿电压BV均低于通过使用注入剂量Φ_E获得的器件的击穿电压。

然而，如图4B所示，当柱区域5中的P型掺杂剂的浓度增加时，雪崩电流值I_UIS减小，即器件3在非钳位切换中可以切换的最大电流。

由于这个原因，当前使用的器件被实现以维持比可获得的最大值低的电压BV，使得雪崩电流I_UIS可以大于下述情况下获得的雪崩电流，所述情况为在外延漏极层中(即，在P型和N型的掺杂剂浓度之间)存在电荷平衡。