[发明专利]用于存储多数据的非易失电可变存储器单元及其制造方法

说明书

交叉引用申请参考

该申请与在2004年3月16日题为“Non-Volatile Electrically AlterableMemory Cell for Storing Multiple Data and an Array Thereof”的美国专利申请NO.10/801789相关，其公开在此全部引入作为参考。

技术领域

本发明涉及逻辑栅极结构，且尤其是涉及一种电可擦除可编程只读存储器(EEPROM)和采用浮置栅极结构的闪电可擦除可编程只读存储器，和更具体地涉及一种其自对准制造工艺。

背景技术

电可擦除可编程非易失半导体装置，比如闪电可擦除可编程只读存储器，是所属领域中所熟知的。一种类型的闪电可擦除可编程只读存储器采用金属-氧化物-半导体(MOS)浮置栅极装置。典型地，电荷被转移到一个电隔离(浮置)栅极从而代表一个二进制状态，而未充电的栅极代表另一个二进制状态。浮置栅极一般被放置在相互分开的两个区域(源和漏)之间的上面，并通过一薄绝缘层，比如薄氧化物层，与那两个区域分隔。一个叠置(控制)栅极被放置在浮置栅极的上方，提供与浮置栅极耦合的电容，允许横跨薄绝缘层建立电场。“载流子”从位于浮置栅极下的沟道区域通过薄绝缘层隧穿至浮置栅极，从而为浮置栅极充电。浮置栅极电荷的存在表明其逻辑状态，即，0或1。

可以采用几种方法来擦除浮置栅极中的电荷。一种方法是在两个区域施加地电势(ground potential)并在叠置栅极施加高正电压。高正电压导致浮置栅极上的电荷载流子通过Fowler-Nordheim隧穿机制经分隔叠置栅极和浮置栅极的绝缘层隧穿至叠置栅极。另一种方法是对源区施加正的高电压，而将叠置栅极接地。横跨分隔源区和浮置栅极的层的电场足够引起电子从浮置栅极向源区的隧穿。

典型地，从浮置栅极电荷的诱发和消除取决于施加于控制栅极并引入到浮置栅极的电压。控制栅极和浮置栅极之间的耦合率很重要，因为它决定了引入到浮置栅极的电压。耦合率决定于这两个栅极之间的暴露程度。具有长的高的相互面对的栅极的存储器单元是被期望的，因为其有良好的耦合率；然而，它们是难以制造的。因此，本发明主要针对这个制造工艺。

发明内容

一方面，本发明是非易失存储器，其包括第一沟槽隔离区域，与第一沟槽隔离区域分离的第二沟槽隔离区域，具有第一宽度的控制栅极，具有第二宽度的第一浮置栅极，和具有第三宽度的第二浮置栅极，其中，控制栅极被放置在第一和第二浮置栅极之间，并且，控制栅极的第一宽度和第一和第二浮置栅极的第二和第三宽度由第一和第二沟槽隔离区域界定。

另一方面，本发明是自对准方法，其利用掩模来界定非易失存储器装置有源区的宽度，其中，有源区包括一个控制栅极和两个浮置栅极。该方法包括以下步骤，利用掩模形成第一和第二场隔离区域，并在第一和第二场隔离区域之间形成非易失存储器装置的有源区，有源区的宽度由第一和第二隔离区域来界定，其中有源区的宽度进一步界定了控制栅极的宽度和两个浮置栅极的宽度。

依然另一个方面，本发明是界定半导体结构中浮置栅极沟道长度的自对准方法，其中半导体结构包括多晶硅层，位于多晶硅层上的多个牺牲材料的块，和覆盖半导体结构的氧化材料层。该方法包括以下步骤：蚀刻氧化材料以形成具有一定长度的栅极掩模，和蚀刻牺牲材料和多晶硅层以在栅极掩模下形成浮置栅极，其中浮置栅极具有被栅极掩模的长度界定的沟道长度。