[实用新型]一种多功能门禁主控制器

说明书

技术领域

本实用新型涉及门禁技术领域，尤其涉及一种可实现多种功能的门禁控制器。

背景技术

目前的同类产品都是采用现场控制总线，包括485、422、CAN、Lon Works等，都是主从结构的串行网络。如图1所示的总线轮询型控制器，在该结构中，一个子网只能有一个控制器主机1，由控制器主机1轮询所有从机2，当从机2收到控制器主机1轮询的令牌后才可以发送数据，当系统容量、数据吞吐量不大时，采用这种系统结构可以接受，但是当系统容量、数据吞吐量增加时，这种结构就决定了系统性能将明显下降，传输速率低(一般最大为19200bps)、系统容量小(一般存储两三张卡)和实时性差等。为了改善这种总线结构的效率，目前有些产品采用二级网络，增加一级TCP/IP转接接口的专用通讯控制器或模块，把现场总线控制器分组管理，分组数量限定在系统性能可以接受的范围内，但其传输速率仍然受限于现场总线的传输速率。

发明内容

为了解决以上技术问题，本实用新型公开了一种多功能门禁主控制器，该控制器组网方式灵活、通讯速度快、系统容量大和数据交换及时。

本实用新型的目的是通过以下技术方案实现的：

一种多功能门禁主控制器，包括有工控板、电子硬盘存储器、接口和具有CPLD逻辑芯片的I/O板，采用工控板+I/O板相结合的模式，其工控板具有独立的CPU中央处理器、内存和TCP/IP网络接口，其I/O板具有一ALTERA CPLD逻辑芯片，具有ALTERA CPLD逻辑芯片的I/O板与工控板之间采用PC104的接口方式，所述的I/O板具有8个控制通道，每个控制通道采用并发机制、独立的中断控制，所有的输入信号采用独立的光偶隔离，输出信号采用独立的干结点输出。

所述工控板的CPU中央处理器可以采用ARM系列：ARM7，ARM9；或X386系列：Intel，AMD(386/486/586/P1/P2/P3/P4)的独立CPU。

所述工控板的内存存储器采用2M-1G的存储空间。

所述的电子硬盘存储器采用4M以上存储空间的DOC或DOM。

所述的工控板与I/O板之间还可采用PCI的接口方式。

所述的工控板与I/O板之间还可采用ISA的接口方式。

所述的工控板与I/O板之间还可采用标准的串口或并口的接口方式。

本实用新型的进一步措施是：

通讯方式采用一级独立的10M/100M标准的TCP/IP网络通讯方式。

网络结构采用在线侦听检测技术，网络上各个节点可以并行收发数据，无主从之分。

组网方式为一级以太网组网方式，可以跨网段、跨地域。

与现有技术相比，本实用新型的有益效果是：结构布局合理，采用一级以太网组网方案，通信速度快、实时性强；采用TCP/IP通讯协议，系统可集成能力强，系统容量大；组网方式方便、灵活，符合现代结构化布线要求，系统扩展性优良，系统可靠性、稳定性高，数据交换及时，具备超大规模的数据处理能力。

附图说明

下面结合附图和实施例对本实用新型进一步说明。

图1是传统的总线轮询型控制器的结构示意图。

图2是本实用新型一种多功能门禁主控制器的结构示意图。

图3是本实用新型一种多功能门禁主控制器的结构框图。

具体实施方式

结合图2和图3所示，本主控制器3包含有工控板、电子硬盘存储器7、接口和具有CPLD逻辑芯片的I/O板4。

本门禁控制器采用工控板+I/O板相结合的模式，工控板具有独立的CPU中央处理器5、内存6和TCP/IP网络接口9，I/O板4采用高性能、高集成的ALTERACPLD控制技术，其具有一ALTERA CPLD逻辑芯片，具有ALTERA CPLD逻辑芯片的I/O板4与工控板之间采用PC104 8的接口方式，当然，也可采用PCI或ISA的接口方式，或者采用标准的串口或并口的接口方式；在本实用新型中，CPU中央处理器5采用ARM系列：ARM7，ARM9；或者X386系列：Intel，AMD(386/486/586/P1/P2/P3/P4)的独立CPU，内存6采用2M-1G的存储空间，最优选的方式是采用4M以上的存储空间，电子硬盘存储器7采用4M以上存储空间的DOC或DOM，其优选方式是采用8M以上存储空间的DOC或DOM；