[实用新型]USB设备方芯片内部集成时钟生成电路无效
| 申请号： | 200620150019.5 | 申请日： | 2006-11-27 |
| 公开（公告）号： | CN200979669Y | 公开（公告）日： | 2007-11-21 |
| 发明（设计）人： | 路昕;张晰泊;马世亮 | 申请（专利权）人： | 天津中晶微电子有限公司 |
| 主分类号： | G06F1/04 | 分类号： | G06F1/04 |
| 代理公司： | 天津盛理知识产权代理有限公司 | 代理人： | 王来佳 |
| 地址： | 300192天*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | usb 设备 芯片 内部 集成 时钟 生成 电路 | ||
【权利要求书】：
1.一种USB设备方芯片内部集成时钟生成电路，其特征在于：由生成高速时钟的环行振荡电路、从USB数据中检测出最高频率信息并处理得到高速时钟到USB数据频率4倍频的分频比的频率信息检测处理电路、根据调整后分频比生成USB系统时钟的可调分频器、将USB系统时钟4分频为USB同频时钟的4分频处理器及调整USB同频时钟相位的相位调整处理电路依次连接构成，其中，环形振荡电路的输出端还连接到可调分频器的另一个输入端，USB数据线分别连接到频率信息检测处理电路及相位调整处理电路的另一个输入端。
2.根据权利要求1所述的USB设备方芯片内部集成时钟生成电路，其特征在于：所述的频率信息检测处理电路由对USB数据“0”和“1”的持续时间进行记录的N个计数器、对N个计数器所记录的记录值进行比较的N-1个比较器、对N个记录值进行求和计算的加法器及对N个记录值的和求平均并再除以4计算的除法器连接构成。
3.根据权利要求2所述的USB设备方芯片内部集成时钟生成电路，其特征在于：所述的N的数值为4。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津中晶微电子有限公司，未经天津中晶微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200620150019.5/1.html，转载请声明来源钻瓜专利网。
