[实用新型]超小型频率合成器

说明书

技术领域

本实用新型涉及电子通信领域便携式VHF/UHF通信设备。

背景技术

集成电路技术日趋成熟，若干通信系统设备也向小型化方向发展。部分通信设备各模块仍采用分立元器件电路，它具有的优势就是部分指标的实现相对较容易，但带来的最大问题就是必须要有足够的空间。

如通信设备中的频率合成器模块。为了解决频率分辨率问题，传统的实现方法是采用多环混频和开关滤波器组，体积庞大，杂波较多；最近几年出现了直接数字频率合成(DDS)技术，可以很好地解决频率分辨率问题，但带来杂散，目前流行的用法是DDS和PLL(锁相环)相结合，DDS输出作为PLL的参考源，既可以解决频率分辨率问题，又可以提高频谱纯度。但部分通信设备的频率合成器使用的DDS芯片较早，时钟速率不高，功耗大，PLL中的鉴相器、电荷泵、压控振荡器(VCO)仍使用分立元器件，反馈支路有时还需要外加前置分频器，体积仍然很大。而且基于这些分立元器件电路来做小型化，很难解决相互串扰问题，有时甚至还会导致杂散性能恶化。因此在设备小型化过程中，各模块设计必须使用新技术，采用高性价比器件。

发明内容

本实用新型目的是提出一种超小型频率合成器，使用最新的DDS芯片，将高性能DDS、PLL和前置分频器集成一起，与外部环路滤波器和模块VCO相结合，实现一种集成度高的210～290MHz的频率合成器，相位噪声和杂散性能指标良好，输出信号稳定，缩小频率合成器体积，非常适合于VHF/UHF通信设备。

本实用新型目的是这样实现的：一种超小型频率合成器，包括温度补偿晶体振荡器、DDS、PLL、环路滤波器、VCO和前置分频器电路等几个构成，其中，DDS、PLL和前置分频器集成在一个芯片上，温度补偿晶体振荡器的振荡信号输出直接作为PLL的参考输入DDS集成芯片，DDS集成芯片输出连接运算放大器N1和阻容构成的有源低通滤波器；滤波器的输出连接VCO1压控振荡器HE884，L7、C19对振荡频率呈高阻抗，消除环路组件对振荡电路的影响；R5~R7为匹配网络，PLL芯片和RF前置分频器集成在DDS集成芯片中；提高VCO输出驻波比；压控振荡器输出接为匹配电阻R5~R7网络，PLL芯片和RF前置分频器集成在DDS集成芯片中。

温度补偿晶体振荡器G1为16.384MHz温补晶体振荡器，其输出由串联的电容C11、并联的电阻R18、R19接与非门N4和线圈L4构成整形电路。提高晶体振荡器的负载能力。

设有变压器T1的初级线圈和接电源的并联电阻R9、R10后连接DDS集成芯片的内部DAC，同时对DDS集成芯片的差分输出和LC低通滤波器进行阻抗匹配；变压器T1的的次级线圈接由线圈和电容组构成的双平衡低通滤波器，低通滤波器再接DDS集成芯片的低频输入端。

滤波器的输出先连接运算放大器N1和阻容构成的有源低通滤波器并连接串联的线圈L1和并联的电容C18；再连接VCO1压控振荡器。

本实用新型特点是：使用DDS芯片集成度高，与外部环路滤波器和模块VCO相结合，是一种输出210～290MHz的频率合成器，相位噪声和杂散性能指标良好，频率合成器体积小(约35mm×50mm)，非常适合于VHF/UHF通信设备。使用的温度补偿晶体振荡器也使得频率合成器输出信号更加稳定。

附图说明

图1是本实用新型电路构成框图

图2是本实用新型电路图

具体实施方式

电路组成框图如图1所示。

参见图1、2，16.384MHz温补晶体振荡器输出直接作为PLL的参考输入，可提高鉴相频率，减小因PLL参考相位噪声倍乘带来的输出相位噪声恶化；DDS应用于PLL的反馈支路，VCO1的210～290MHz反馈信号经射频前置分频器除2，作为DDS的系统时钟，从而降低DDS的功耗；DDS输出使用25MHz LC双平衡低通滤波器降低DDS输出副波，同时不影响环路锁定。

16.384MHz温补晶体振荡器CFPT-9006采用表面贴片安装(SMD 7mm×5mm×2mm)，偏离载波1KHz相位噪声为-135dBc/Hz，其输出经与门74LVC1G00进行整形，形成方波作为PLL的参考输入。

环路滤波器使用有源运算放大器OP113构成的低通滤波器，提高电荷泵充、放电电压，以满足VCO的压控电压范围要求。

VCO使用模块HE884，偏离载波10KHz的相位噪声为-112dBc/Hz，TO-8封装，输出电平为10dBm，以满足输出7dBm±3dB的电平要求，输出端使用T型电阻匹配网络。