[实用新型]用于芯片的封印保护电路

说明书

技术领域

本实用新型涉及集成电路的检测技术，特别是一种用于芯片的封印保护电路。

背景技术

随着集成电路的发展及其应用领域的拓宽，集成电路芯片的应用越来越广泛，对芯片可靠性及稳定性的要求也越来越高。图1是已有技术边界受到损伤但未影响电路功能的芯片示意图，芯片的工作电路模块1包括第一功能模块11和第二功能模块12。集成电路每单个芯片都是由晶园划片得到，在划片过程中，不可避免的会产生对芯片边界的损伤的可能，如图1所示的划片引入的边界损伤线7。而这种损伤在芯片的早期测试中一般很难发现。但当芯片被封装及交付客户使用后，这种损伤会继续加大，直至到影响芯片正常的功能，如图2所示扩散后的边界损伤线8。但此时再对芯片进行替换或修复则会付出很大的代价。因此如何在早期对划片过程中导致的边界损伤进行检测直接影响了芯片后期的性能及成本。

实用新型内容

为克服上述已有技术的不足，本实用新型要解决的技术问题是提供一种用于芯片的封印保护电路。

为解决上述技术问题，本实用新型的技术方案是：

一种用于芯片的封印保护电路，包括芯片的工作电路模块，该保护电路还包括封印线和使能信号端、下拉电路或上拉电路；所述封印线围绕所述芯片的工作电路模块，该封印线一端接所述芯片的工作电路模块的电源端，该封印线的另一端接所述芯片的工作电路模块的接地端；

所述的使能信号端与所述芯片的工作电路模块相连；

所述的下拉电路或上拉电路的一端接所述的使能信号端，另一端接所述芯片的工作电路模块的接地端。

所述的封印线由导体构成。

所述的封印线采用金属丝或电阻。

所述的封印线采用所述芯片的顶层铝线。

所述的下拉电路或上拉电路采用电阻或二极管。

所述的下拉电路或上拉电路采用反接的二极管。

与现有技术相比，本实用新型的有益效果是：

本实用新型的芯片内部根据封印保护电路的使能信号电平就可在早期判断芯片边界是否受到损伤。芯片的正常工作电路模块采用了本实用新型保护电路后，对芯片的的前期测试及成品率提高取得了较好的效果。而且本实用新型操作简单、安全性高、芯片的硬件工艺容易实现。

附图说明

图1是已有技术边界受到损伤但未影响电路功能的芯片示意图。

图2是边界受到损伤并影响到电路功能的芯片示意图。

图3是本实用新型带有封印保护电路的集成电路芯片结构图。

图4是本实用新型带有封印保护电路的集成电路芯片版图。

图5是本实用新型采用了封印保护电路的射频标签芯片版图。

具体实施方式

下面结合附图和实施例对本实用新型的具体实施方式做进一步详细的说明，但不应以此限制本实用新型的保护范围。

请参阅图3和图4。本实用新型提出的芯片封印保护电路如图3所示，图中包括被保护的芯片的工作电路模块1及其封印保护电路。其版图结构如图4所示。

本实用新型集成电路芯片的保护电路，包括芯片的工作电路模块1，还包括封印线3和使能信号端2、下拉电路4或上拉电路，芯片内部电路通过判断封印线3的导通与断开来对芯片边界损伤进行自动检测。

在版图中，所述封印线3紧密围绕芯片的工作电路模块1，该封印线3一端接所述芯片的工作电路模块1的电源端5，该封印线3的另一端接所述芯片的工作电路模块1的接地端6；封印线3由导体构成，如金属丝、电阻等，其特征是该封印线3未受损伤时可导电，受到损伤后断开不可导电。

所述的使能信号端2与所述芯片的工作电路模块1相连。如果在划片过程中，芯片边界未受到损伤，则封印线3保持导通，给芯片内部的使能感应信号为电源电压电平，如果芯片边界受到损伤，则封印线3断开，给芯片内部的使能感应信号为地电平，芯片内部根据该使能信号电平就可在早期判断芯片边界是否受到损伤。

所述的下拉电路4或上拉电路的一端接所述的使能信号端2，另一端接所述芯片的工作电路模块1的接地端6。该下拉电路4或上拉电路采用电阻或二极管。封印线3导通时，该下拉电路或上拉电路的两端电势差为电源电压，封印线3断开后，其两端电势差为零。

下面通过另一实施例进一步描述本实用新型。图5所示为采用了封印保护电路的射频标签芯片版图。封印线3采用芯片顶层铝线，下拉电路4采用反接的二极管。根据上面所述，采用了封印保护电路后，对射频标签的前期测试及成品率提高取得了较好的效果。

以上所述仅为本实用新型的较佳实施例而已，并非用来限定本实用新型的实施范围。即凡依本实用新型申请专利范围的内容所作的等效变化与修饰，都应为本实用新型的技术范畴。