[发明专利]半导体器件有效
申请号: | 200610173235.6 | 申请日: | 2006-12-30 |
公开(公告)号: | CN101127030A | 公开(公告)日: | 2008-02-20 |
发明(设计)人: | 永田英稔;石塚正则;大塚龙志 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | G06F15/78 | 分类号: | G06F15/78;G06F1/24 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 | 代理人: | 宋鹤 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
技术领域
本发明涉及半导体器件,更具体地说,涉及根据外部器件的类型经由外部管脚而设定内部状态的半导体器件。
背景技术
可连接多种类型的外部器件的半导体器件设有控制外部器件的内部电路(外部接口电路)。为了根据外部器件的类型来设定内部电路的工作模式,采用下列等信号发送方法:一种方法是选择器根据外部输入信号的电平值从多个控制参数信号中选择希望的控制参数信号,并且将选中的控制参数信号发送给内部电路;另一种方法是根据外部输入信号的电平值,CPU将数据信号写入控制参数设定寄存器,然后控制参数设定寄存器将希望的控制参数信号发送给内部电路。
图1A和图1B示出了传统的半导体器件(第一传统示例)。图1A示出了第一传统示例的半导体器件的结构。在第一传统示例的半导体器件100中,选择器102根据多个外部输入信号E中的每一个的电平值选择控制参数信号CO1~COi中的一个,并将选中的信号作为控制参数信号C进行输出,所述输入信号E被经由多个外部管脚PA供应到选择器102。例如,响应于复位信号/RST(未示出)的激活,控制参数信号CO1~COi的电平值被设定为预先为各个控制参数信号CO1~COi确定的电平值。顺便说一下,复位信号/RST是在半导体器件100被复位时被激活的信号。内部电路104执行根据被从选择器102供应到其上的控制参数信号C的电平值,经由外部管脚PB输出外部控制信号CTL的操作。例如,内部电路104在控制参数信号C的电平值为“0”时将外部控制信号CTL作为正逻辑信号处理,而在控制参数信号C的电平值为“1”时将外部控制信号CTL作为负逻辑信号处理。
图1B示出了在图1A中的半导体器件被复位时该半导体器件中的操作。这里假设控制参数信号CO1的电平值响应于复位信号/RST的激活而被设定为“1”。还假设被外部地附接到半导体器件100上的外部器件是将外部控制信号CTL作为负逻辑信号处理的类型。因此,假设外部输入信号E的电平值已经被设定为一电平值,选择器102基于该电平值选择控制参数信号CO1。在这样的情况中,当复位信号/RST的电平值从“1”变到“0”时(即当复位信号/RST被激活时),控制参数信号CO1的电平值被初始化为“1”,并且由于控制参数信号CO1已经被选择器102选中,因此控制参数信号C的电平值被初始化为“1”。因此,从紧接在半导体器件100被复位之后的时刻起,内部电路104将外部控制信号CTL作为负逻辑信号处理以设定外部控制信号CTL的电平值为“1”。
图2A和图2B示出了传统的半导体器件(第二传统示例)。图2A示出了第二传统示例的半导体器件的结构。在第二传统示例的半导体器件200中,在半导体器件200被复位之后,CPU 202根据被经由多个外部管脚PA供应到其上的多个外部输入信号E中的每一个的电平值,将数据信号D写入寄存器204。寄存器204持续地设定控制参数信号C的电平值使其等于寄存器值,所述控制参数信号C将被供应到内部电路206。寄存器204的寄存器值响应于复位信号/RST的激活而被初始化为预定值(例如“0”)。顺便说一下,复位信号/RST是在半导体器件200被复位时被激活的信号。内部电路206执行根据被从寄存器204供应到其上的控制参数信号C的电平值,经由外部管脚PB输出外部控制信号CTL的操作。例如,类似于图1A中的内部电路104,内部电路206在控制参数信号C的电平值为“0”时将外部控制信号CTL作为正逻辑信号处理,而在控制参数信号C的电平值为“1”时将外部控制信号CTL作为负逻辑信号处理。
图2B示出了在图2A中的半导体器件被复位时该半导体器件中的操作。这里假设被外部地附接到半导体器件200上的外部器件是将外部控制信号CTL作为负逻辑信号处理的类型。因此,假设外部输入信号E的电平值已经被设定为一电平值,CPU 202基于该电平值将数据信号D(“1”)写入寄存器204。在这样的情况中,当复位信号/RST的电平值从“1”变到“0”时(即当复位信号/RST被激活时),寄存器204的寄存器值被初始化为“0”,因此控制参数信号C的电平值被初始化为“0”。因此,在半导体器件200被复位之后,内部电路206立即就将外部控制信号CTL作为正逻辑信号处理并且外部控制信号CTL的电平值被设定为“0”。此后,当CPU 202将数据信号D(“1”)写入寄存器204时,控制参数信号C的电平值被从“0”变到“1”。因此,从CPU 202将数据D(“1”)写入寄存器204的时刻起,内部电路206将外部控制信号CTL作为负逻辑信号处理以设定外部控制信号CTL的电平值为“1”。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610173235.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于探测预定声音事件的方法和系统
- 下一篇:真空加工设备