[发明专利]共漏极双半导体芯片级封装以及制造该种封装的方法

说明书

技术领域

本发明总体涉及一种功率半导体封装，尤其涉及共漏极双MOSFET芯片级封装以及制造该种封装的方法。

背景技术

随着诸如手机通讯产品、便携式数字助理和便携式个人电脑等的移动设备的广泛应用，独立电子元件和器件的尺寸、重量和价格就成为评价设计成功与否的关键要素。例如，用于这样的设备的电池组保护装置可以要求结合了若干占据小面积图形的分立芯片的印刷电路板(PCB)。

一种这样的现有技术电池保护电路板在名为“具有集成无源元件的电池保护电路”，公布号为US 2004/0256738 A1的美国专利申请中已经公开。为了达到空间守恒和效率，上述公开的PCB具有嵌入到PCB体内的无源元件，所述PCB带有诸如以共漏极结构连接的充电MOSFET和放电MOSFET的有源器件和用于控制所述器件的控制IC。表面安装器件和嵌入的无源元件的互联通过适当的导电路径等实现。充电MOSFET和放电MOSFET限定了一种双向MOSFET芯片级封装。

芯片级封装(CSP)是将封装结构的尺寸减少到芯片尺寸封装的晶片水平的封装过程。在应用于集成电路(IC)的CSP中，集成电路的外围键合区通过重新分布层路径连接到I/O焊接球，这些导电的I/O焊接球或焊料凸点能够通过倒装法或载带自动键合附贴将IC连接到诸如PCB的高水平的电路结构上。

与减小包括共漏极双MOSFET芯片封装的独立电子元件的尺寸、重量和成本的需求相一致，技术上有对于这种类型的具有小足印的器件封装的需要。对于具有低轮廓剖面和良好的热耗散的共漏极双MOSFET器件封装有进一步的要求，要求共漏极双MOSFET器件封装有更轻的重量，低电感或者无电感，还进一步要求共漏极双MOSFET器件封装具有低Rds(on)。对于制造这样的共漏极双MOSFET封装还要求低成本的生产工艺。

发明内容

本发明提供了一种达到技术上的要求的制造具有共漏极结构的共漏极双MOSFET芯片级封装的新颖的晶片水平的工艺。该工艺包括用介电材料涂层隔离晶片的背漏极金属表面的步骤。所述介电材料涂层提供对于背漏极金属表面的保护，使其免受包括形成球栅阵列凸点的后继工艺过程的影响。所述涂层进一步增加了晶片的机械强度，有利地提高了制造共漏极双MOSFET芯片级封装的生产率和产量。

根据本发明的一个方面，制造大量共漏极双MOSFET芯片级封装的方法包括提供具有在其上设置的大量共漏极双MOSFET器件的晶片，隔离晶片的背漏极金属表面，在每个共漏极双MOSFET器件上进行球栅阵列区的底部凸点金属化，在晶片上漏印焊料掩模以暴露球栅阵列区，回流焊料膏或预形成的焊料球以形成焊料凸点的球栅阵列，和将晶片切割成大量芯片级封装的步骤。

根据本发明的另一方面，共漏极双MOSFET芯片级封装包括一个隔离层，所述隔离层相邻于双MOSFET芯片级封装的背漏极金属表面设置。

为了使下文对本发明的详尽描述得到更好理解，也使本发明对技术领域的贡献受到更好的评价，上文的概述相当宽泛地概括了本发明的重要特征。当然本发明还有其他特征，这些特征将在下文进行描述并构成本文附后的权利要求的主题。

在这些方面，在详尽解释本发明的至少一个实施例之前，应该理解的是，本发明的应用并不局限于下文描述和附图显示的功能元件的细节以及这些元件的排布，本发明还可以有其他的实施方式以及可以用多种方式实现和完成。还应该理解，本文使用的措辞和术语以及摘要是为了描述的目的而不应被认为是对本发明的限制。

这样，本技术领域中的熟练技术人员将理解，作为本发明的基础的原理可以被容易地用作实现本发明的若干目的的其他方法和系统的设计基础。因此，重要的是，权利要求应被认为包括没有背离本发明的精神和范围的所有等同的结构。

附图说明

通过参照附图将使本发明更容易理解，同时本发明的众多特征和优点对于本技术领域的熟练技术人员也就更显而易见。

图1是根据本发明的制造工艺的流程图；

图1A是根据本发明的图1所示的制造工艺的示意图；

图2是根据本发明的载带自动键合附贴的示意图；

图3A是显示没有模制成型和底部填充的电路板布局的示意图；

图3B是显示根据本发明的可选择的底部填充物的示意图。

具体实施方式